在PCB布局之后被临时增加元件,或者发现原理图要修改,这个怎么办呢?本人也是遇到了类似的问题。
**首先**,打开更新之后的原理图,在生成一份网表(allegro)文件。
**接着**,打开PCB,将网表导入,不过Place changed component 这个地方要注意,要选择 If same symbol 。
![在这里插入图片描述](https://img-blog.csdnimg.cn/20201105145610119.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L1djbTExMjk=,size_16,color_FFFFFF,t_70#pic_center)
然后就直接导入进去了。
-20201105 --唐