M52处理器总线介绍

M52处理器支持以下总线接口，具体参数见表格描述

M-AXI Interface

M-AXI 接口是一个单个 32 位 AMBA5 AXI 接口，用于片上或片外内存和设备。该接口服务于 TCM、外围 AHB (P-AHB)、内部私有外围总线 (IPPB) 和外部私有外围总线 (EPPB) 接口未覆盖的内存区域

M-AXI 接口可以具有以下任何一种配置：

• 高性能配置
• 面积优化配置

两种 M-AXI 配置都提供了一个存储缓冲区，支持数据合并、重新排序和转发，以减少发送到系统的 AXI 写事务的数量

---

当M52配置了 L1 数据缓存就需要使用高性能 M-AXI 配置。当 L1 数据缓存不存在时，M-AXI 默认为面积优化配置

---

高性能M-AXI

高性能 M-AXI 配置支持extensive bufferring和multiple outstanding AXI传输，即使系统中存在large latcencites的情况下也可以优化内存系统性能

选择此配置是系统内会包括一个支持以下功能L1 Data Cache（4 way）：

• Read-allocation，写分配
• Write-allocation，读分配
• Write-Back，写回
• Write-Through，写直达。
• Transient，瞬态

高性能配置设计用于与具有高内存带宽和对多个未完成事务支持的原生 AXI 系统一起使用。下表显示了高性能 M-AXI 配置支持的 AXI 属性和传输事务

针对Normal,Cacheable的memory区域

• WRAP8 32 位读取，用于加载、存储行填充和指令行填充
• INCR8 32 位写入，用于逐出。
• INCR N 32 位或更小的写入，N=1-8 用于组合单个No Write-allocate存储和No Write-allocate模式
• INCR N 32 位读取，N=1-8，用于在禁用 L1 指令缓存时获取指令

未完待续~