• 博客(0)
  • 资源 (2)

空空如也

循环移位寄存器(vhdl)及仿真

使用自己定义的包集合,可以多位一起移动,用QUARTUS II仿真过,结果正确

2011-07-21

24小时制时钟VHDL程序(FPGA)

自己编写的,还存在一些问题,可以用来参考,高手可以指点下如何修改

2011-07-20

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除