- 博客(6)
- 收藏
- 关注
RSS订阅原创 一些问题、概念的理解
文章目录PR阶段，FloorPlan需要进行：定面积，打pin，摆memory，加ENDCAP和WELLTAP等，这些步骤大致有哪些注意点？STA后有setup违例和hold违例，修两者的先后是否有顺序，方式有哪些？原因为什么？通过在数据路径插buffer来增加驱动，缩短数据路径，buffer的位置有什么要求，原因是什么？请描述route congestion的不同形态，并描述各种形态形成的原因及相应解决方法。请阐述天线效应形成机理，并描述修复天线效应违例的几种方法及各种方法的修复原理。STA signof
2022-02-21 10:08:42
2032
1
原创 数字后端基本概念
转载：Tao_ZT链接：https://blog.csdn.net/Tao_ZT/article/details/102456649数字后端基本概念macroBox坐标方向standard cellEndCapWelltapblack boxrowtrackFillerDecapGridLitho GridFinFET GridBlockagePlacement Blockage图形界面Routing BlockagePinBlockagekeep out marginsize blockagemode
2020-11-20 10:59:36
18424
转载 异步信号和同步信号
区别同步信号与异步信号，要弄清楚信号变为有效状态时，它是否受CLK的限制.“异步”输入信号和时钟信号无关，输入信号变为有效状态时，器件的状态就会立即改变；而“同步”输入信号和时钟信号有关，实际上输入信号和时钟信号进行了与运算或与非运算，输入信号和时钟信号的运算结果为有效状态时，器件的状态才会改变。同步输入信号可以过滤掉不正确状态跳变对逻辑的影响，但是需要保证有效输入信号在时钟信号跳变前完成跳变，否则输入信号就是无效的。异步信号则和同步信号的效果正好相反。使用时请根据实际情况考虑。异步清零：只要Rese
2020-11-20 10:55:06
10086
转载 后仿真如何反标SDF文件
从概念上来说，数字验证包含两方面的内容，一个是验证功能，另一个是验证时序。对应的仿真模型（不论是model，standard cell等）也不外乎这两个部分，功能部分由逻辑，udp元件或gate构成，时序部分则包括了时序反标和时序检查两小块。平时我们所说的功能验证，也就是前仿真，实现了对功能进行验证的目的，时序被默认为理想情况，不包含延迟信息。门级仿真，也称为后仿真，除了功能验证外，最主要就是用来检查时序是否满足，有没有时序违例的情形。门级仿真根据网表不同，又可以分为综合后仿真，以及pnr后仿真。前者是
2020-09-07 14:45:08
10090
3
转载 Critical Path--关键路径
什么是Critical Path？ 一般是指我们设计中时序最关键的路径，通常也就是timing最差或者最难修的路径。实际工作中，leader或者同事也经常问你Critical Path在哪里。 这时，我们要学会从时序报告中去找到timing最差的path并去分析它。那如何分析呢？下面提供几点建议首先，我们可以看下这条path的走向是否合理，也叫作detour，通俗的解释就是有没有绕远路。Innovus可以采用Global timing debug工具显示path path的路径report_timi
2020-09-04 11:18:33
2855
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人