- 博客(0)
- 资源 (4)
- 收藏
- 关注
RSS订阅perl verilog 模块自动生成testbench sim文件
verilog的模块自动生成仿真文件，采用perl语言
可用于makefile中调用，也可perl 指令直接调用
直接调用
perl tb_gen.pl test1.v
makefile
export TOP_MODULE_NAME test1
export DESIGN_ROOT ../
tb_gen:
perl perl tb_gen.pl
make tb_gen
2024-10-10
4位最简cpu hdl程序
1、verilog编写4bit 最简化cpu。vivado工程编写仿真
2、内部cpu的二进制执行代码为自己编写的bin格式机器码文件
3、适合对cpu执行有基本概念的人学习，不适合集成到产品中
2022-10-03
stm32实现rsa 64bit非对称加密解密和密钥产生算法
1.stm32上运行64位密钥的rsa算法，包括密钥产生，加密，解密和验证。
2.提供vs的源码工程文件，实现密钥产生验证，及stm32 可执行文件插入密钥
3.说明文档和rsa原理。
4.可以实现stm作为电子狗类似的系统保护器件。
2020-03-31
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人