博客摘录「 DSP的中断系统」2023年4月14日

本文详细介绍了DSP中断系统的三层结构:CPU级中断、PIE级中断和外设中断。CPU中断分为可屏蔽和不可屏蔽中断,处理流程包括接收信号、响应中断、保存状态和执行子程序。PIE中断控制器支持96个中断,分为12个组,每个组8个中断,具有优先级控制。X281x的中断系统确保了对紧急事件的有效响应和管理。
摘要由CSDN通过智能技术生成

1. 什么是中断    中断是硬件和软件驱动事件,它使得CPU暂停当前的主程序,转而去执行一个中断服务子程序。X281x的中断系统从上至下分成了三级,即CPU级中断、PIE级中断、外设中断。2. CPU中断    通常中断申请信号是由外围设备提出的,表示一个特殊的时间已经发生,请求CPU暂停正在执行的主程序,去处理相应的更为紧急的事件。2.1 CPU中断的概述    中断的触发有两种:一种是在软件中写指令,例如INTR、OR IFR或者TRAP指令;另一种是硬件方式触发,例如来自片内外设或者外设设备的中断信号,表示某个事件已经发生。    无论是软件中断还是硬件中断,都可以归结为可屏蔽中断和不可屏蔽中断。中断类型 中断信号 特点不可屏蔽中断 INTR指令和TRAP指令、硬件中断NMI、非法指令陷阱以及硬件复位中断 一旦中断申请信号发出,CPU必须无条件的立即去响应可屏蔽中断 大部分的中断 CPU检查这个中断的使能情况,决定是否响应中断    接受到中断信号后,CPU会按照以下4个步骤来处理中断:接收中断信号:外设或者其他方式向CPU提出中断请求。响应中断:如果是个可屏蔽中断,会检查它的使能情况,决定是否响应,如果是不可屏蔽中断,就立即响应。CPU会完整地执行当前指令,为了记住当前主程序的状态,CPU必须做一些准备工作,例如将寄存器的内容存放到堆栈。准备工作做完之后,CPU就取回中断向量,开始执行中断服务子程序。2.2 CPU中断向量和优先级     X2812支持32个CPU中断,其中每一个中断都是一个32位的中断向量,即两个16位的寄存器,里面存储的是相应中断服务子程序的入口地址,这个入口地址是个22位的地址。2.3 CPU中断的寄存器    CPU中断里,INT1-INT14是14个通用中断,DLOGI

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值