- 博客(3)
- 收藏
- 关注
原创 基于FPGA的图像中值滤波算法实现
将得到的3x3矩阵中的每行分别排序,求出最大值、最小值和中值,再将每一行的最大值、每一行的最小值、每一行的中值分别排序;最后将最大值的最小值、最小值的最大值、中值的中值进行排序,得到的中值即为3x3矩阵窗口的中值。以3*3领域范围为例,构建矩阵为3*3的图像处理算子,对分辨率为500*500的图像进行中值滤波(分辨率设置采用参数化设置,可根据需要任意修改)。此时,在读取像素的同时可以按照坐标关系,从FIFO中读出3×3区域内的其他所有像素值。存储当前读取像素位置前两行的数据,如下图所示。
2024-03-20 21:02:13 480
原创 FPGA实现IRIG-B(DC)码解码设计
IRIG-B码是时间系统中常用的串行时间码,帧周期为1秒,包含100个码元。采用脉宽调制的方式,用不同宽度的脉冲来表示不同的码元,共有三种码元,分别为P码元、0码元、1码元,每个码元10ms。P码元对应脉冲宽度为8ms,0码元对应脉冲宽度为2ms,1码元对应脉冲宽度为5ms。连续两个P码元为整秒的开始,第二个P码元的上升沿为准时参考点,定义为Pr码元。对100个码元进行编号,分别定义为第0-99码元。
2024-01-26 17:49:48 1146
原创 ZYNQ多通道数据采集与LWIP传输系统
TCP 数据包的发送主要依赖于 tcp_write 和 tcp_output 两个函数,tcp_write 将所需要发送的数 据写入 tcp 发送缓冲区等待发送,tcp_output 函数则将缓存区内数据包发送出去。在本例程中,该回调函数被定义为 tcp_connected_callback,在该函数中,拉高连接建立完成信号 tcp_client_connected,并通过tcp_sent 函数配置另一个TCP 发送完成的回调函数。5):配置 TCP 传输所需的相关参数,并与服务器建立 TCP 连接。
2023-09-01 18:02:09 1515 3
BCD-counter.rar
2023-09-07
verilog FPGA rtc8025时钟芯片驱动程序
2023-09-06
verilog实现B码(直流码)解码
2023-09-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人