a1244717995的博客

原创 串口人机交互流水灯

原创 串口和开发板的烧录

原创 IP核和三段式流水灯

原创 fpga构建FIFO的ip核

创建ip核，利用FIFO

原创 变化的流水灯

变化的流水灯变化的流水灯目录变化的流水灯 1第一章 状态机简介 21.状态机的设计步骤 22.状态机的分类 2Moore状态机： 2Mealy状态机： 23.状态编码 24.状态机的描述 24.1 一段式状态机： 24.2 三段式状态机： 3第二章 设计变化的流水灯 4一、water_led0的变换 4二、water_led1真值表 9三、water_led2 13四、water_led3 14五、water_led4 15六、muk模块 16七、锁相环模块 20八

原创 FPGA流水灯设计

流水灯顶层设计第一章 流水灯顶层设计框图输入时钟信号clk_50m，输出4个字节的led_out信号(控制led灯点亮的信号)。第二章 PLL锁相环2.1 PLL锁相环PLL（Phase Locked Loop）：具有时钟的倍频、分频、相位偏移、可编程占空比和外部时钟输出。一般晶体振荡器由于工艺和成本原因达不到高频信号输出。高频电子线路中，需要外部信号与内部的振荡信号同步。一路输入时钟需要生成多路时钟信号。以上几种问题就需要通过PLL来实现。同步时序电路的关键是系统时钟和复位时钟。在pll