a7980718的专栏

并行包括指令级并行,数据级并行,线程级并行。指令级并行主要是在一个CPU内利用流水线，乱序执行，指令多发射等技术实现。线程级并行主要利用多核cpu。指令级并行对程序员是透明的，完全靠硬件实现。     多处理器体系结构主要有两类，第一类是对称多处理器（SMP），特点是核心数目较少，通常不超过8个，这些处理器共享一个集中式存储器，所有处理器平等访问存储器。SMP也称为一致存储器访问(UMA)多处

    cache监听一致性主要是获得cache的总线访问权，比如core1和core2同时写入相同的地址，会交由总线进行仲裁，确定哪个核先写入，在获得写入权限后，会通过总线广播使地址失效。一般的smp架构cpu cache结构如下图：其中分为三级cache，第一级和第二级cache是处理器独有的，第三级cache是共享的，L1cache分为指令cache，数据cache。intel co...

  cmpxchg是X86比较交换指令，这个指令在各大底层系统实现的原子操作和各种同步原语中都有广泛的使用，比如linux内核，JVM,GCC编译器等,cmpxchg就是比较交换指令，了解cmpxchg之前先了解原子操作。   intel P6以及最新系列处理器保证了以下操作是原子的：1.读写一个字节。2.读写16位对齐的字。3.读写32位对齐的双字。4.读写64位对齐的四字。5.读写16位，...

随着CPU设计技术的提升，为了加快程序执行有了很多优化技术，1.流水线技术,经典的5级流水线（取指，译码，执行，访存，写回）。2.多发射技术，一个cpu内可以有多个同样的流水线部件，这样就可以在一个周期内发射多条指令，实现指令级并行。3.乱序执行技术，为了避免流水线中断，将不相关（数据相关，控制相关）的指令放到一块进行重新排序，这样可以使得不相关的指令并行执行，比如循环展开技术，指令动态调度技...