自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

aboluozhen的博客

  • 博客(2)
  • 收藏
  • 关注
排序：
按最后发布时间
按访问量
RSS订阅

原创 verilog基础语法

verilog HDL语言 基础语法 逻辑值 0：逻辑低电平 条件为假 1：逻辑高电平，条件为真 z：高阻态，无驱动 x：未知逻辑电平（实际中不可能遇到） 关键字 module 模块开始 endmodule 模块结束 .v 模块名 input：输入信号 output：输出信号 inout:能出能入信号 变量 wire 线网型变量-映射成真实的物理连线 reg 寄存器型变量-映射成真实的寄存器-某一时间点保存的功能 参数 parameter：通过实例化进行参数修改 localparam：不能修改 常量

2021-03-10 17:14:56 593

原创 fpga

FPGA 优点 效率高 速度快 低延时 可重构 开发灵活 接口丰富 Field programmable Gate Array

2021-03-10 10:37:58 71

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除