A7架构

以Cortex-A7 MPCore processor来进行说明，这是一款主打低功耗的多核处理器，采用ARMv7-A架构，最多支持4个core。

      每个core都有L1级的Cache，分为instruction cache，data cache。四个core分别连接到SCU(Snoop Control Unit)中，

      带一个可选的GIC(Genetic Interrupt Controller)和L2 Cache controller。通过ACE的总线接口将processor的总线引出来。

 

ARMv7-A架构包括的特性：SIMDv2(Advanced Single Instruction Multiple Data version2)架构覆盖定点和浮点运算。

                                    VFPv4(Vector Floating-Point version4)架构为浮点数计算。

                                    Security Extension。

                                    LPA Extension(Large Physical Address)。 

                                    Multiprocessing Extensions。

Bus Architectures：Cortex-A7 MPcore处理器和debug的结构分别使用AXI(ACE)，APB协议。

Debug Architectures：ARMv7.1 ARM Debug architecture，CoreSight的架构。

Generic Interrupt Controller architeture 和 Generic Timer architecture。

 

Configurable options:

Floating-Point Unit(FPU) or Media Processing Engine(NEON) 。

L1 Instruction cache size and Data cache size。

L2 cache controller and L2 cache sizes。

number of processors。

Integrated GIC。

Shared Peripheral Interrupts。

L2 data RAM cycle latency。

 

接口：

ACE：AMBA4 AXI Coherency Extensions(ACE) interface。

APB：for the debug registers with the CoreSight architecture。

ETM：为CoreSight预留的接口，for real_time code and data tracing。

DFT：DFT interface。

MBIST controller：对嵌入式的memory进行测试。

 

Power Domain： Vdebug，Vscu，Vsu_ram，Vcore n ，Vsoc。

Power Mode：Run mode，Processor n ShutDown，MP Processor ShutDown，Dormant Mode。

 

包含的功能模块：

BIU(Bus interface unit)，TLB(Main translation lookaside buffer)。

DPU(Data Processing unit)， Data micro-TLB，STB(Store buffer)，DCU(Data Cache unit) CP15。

PFU(Prefetch unit and branch predictor)，Instruction micro-TLB，ICU(Instruction cache unit)。

SCU(Snoop control unit) ，L2 cache controller，L2 data RAMs，GIC。

 

先这样，以后再慢慢写。

转载于:https://www.cnblogs.com/-9-8/p/4484990.html