本文探讨了在深亚微米技术中，交叉耦合(crosstalk)和噪声对设计信号完整性的显著影响，包括glitch和延迟问题。主要由耦合电容导致，影响因素包括耦合电容大小、攻击者网络驱动强度、接地电容和受害者网络驱动能力。分析了glitch的四种类型和crosstalk延迟的三种情况，并介绍了在静态时序分析(STA)中设置条件的考虑因素。在设计中避免crosstalk的方法包括使用屏蔽网和增加线间间距。
在深亚微米技术(deep submicron)中，关于crosstalk和noise对design的signal integrate的影响越来越大。主要表现在glitch和对delay的影响。
1)metal layers越来越多；2)metal wire变得越来越薄而细；3)单位晶圆上的cells越来越多；4)供应电压越来越小，留给noise的margin越来越少。
2)时钟速率越来越快。
在分析crosstalk时，其中受影响的signal叫做victim。影响别的signal的叫做aggressors。对整个design的影响主要表现在带来glitch和影响的delay。
主要因为coupling capacitance，而使得信号之间相互影响。
首先讨论glitch：影响产生的glitch的大小(magnitude)的因素。
1)coupling capacitance越大，glitch的magnitude越大。
2)aggressors net的drive strength越大，the slew faster，glitch的magnitude越大。
3)grounded capacitance越小，glitch的magnitude越大。
4)victim net的driving strength越小，glitch的magnitude越大。
glitch的四种类型：positive/rise glitch在victim net为0时，negative/fall glitch在victim为1时，
最低0.47元/天 解锁文章
扫一扫
820
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
