- 博客(0)
- 资源 (3)
- 收藏
- 关注
RSS订阅头歌educoder教学实践平台计算机组成原理-附带软件
单总线CPU设计
第1关 MIPS指令译码器设计
第2关 单总线CPU微程序入口查找逻辑
第3关 单总线CPU微程序条件判别测试逻辑
第4关 单总线CPU微程序控制器设计
第5关 采用微程序的单总线CPU设计
第6关 现代时序硬布线控制器状态机设计
第7关 现代时序硬布线控制器设计
运算器设计
第1关8位可控加减法电路设计
第2关CLA182四位先行进位电路设计
第3关4位快速加法器设计
第4关16位快速加法器设计
第5关原码一位乘法器设计
第6关MIPS运算器设计
存储系统设计
第1关MIPS寄存器文件设计
第2关MIPS RAM设计
第3关全相联cache设计
第4关直接相联cache设计
第5关2路组相联cache设计
单总线CPU设计
第1关MIPS指令译码器设计
第2关定长指令周期---时序发生器FSM设计
第3关定长指令周期---时序发生器输出函数设计
第4关硬布线控制器组合逻辑单元
2022-06-18
最全华中科技大学-头歌educoder教学实践平台计算机组成原理单总线CPU设计
单总线CPU设计
第1关 MIPS指令译码器设计
第2关 单总线CPU微程序入口查找逻辑
第3关 单总线CPU微程序条件判别测试逻辑
第4关 单总线CPU微程序控制器设计
第5关 采用微程序的单总线CPU设计
第6关 现代时序硬布线控制器状态机设计
第7关 现代时序硬布线控制器设计
运算器设计
第1关8位可控加减法电路设计
第2关CLA182四位先行进位电路设计
第3关4位快速加法器设计
第4关16位快速加法器设计
第5关原码一位乘法器设计
第6关MIPS运算器设计
存储系统设计
第1关MIPS寄存器文件设计
第2关MIPS RAM设计
第3关全相联cache设计
第4关直接相联cache设计
第5关2路组相联cache设计
单总线CPU设计
第1关MIPS指令译码器设计
第2关定长指令周期---时序发生器FSM设计
第3关定长指令周期---时序发生器输出函数设计
第4关硬布线控制器组合逻辑单元
2022-06-18
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人