VC Debug调试过程中,不能进入断点

我碰到这个问题,一般的解决方法有以下几个:

1、忘了将工程调到DEBUG模式,工程在Release模式下,一般是不会进入到断点的。

2、尝试将Debug模式下的目标文件生成目录修改为系统目录。

3、某个文件做了修改,没有重新编译的情况下,调试过程中不会进入到该文件中的断点。所以,重新编译一遍吧!

4、昨天遇到了一个奇怪的情况,调试到某个文件的断点时,弹出框,显示“The source file is different from when the module was built.would you like the debugger to use it anyway?”,让你选择“是”或“否”。当时也不知道什么意思,选了“否”,结果以后调试时,发现再也不能进入到该文件中的断点。当时猜测可能和这个选项框有关,确不知道怎么把这个框调出来。在网上搜索,结果不管重新编译多少遍还是重新开机等等方法都没有用。

       今天在调试时,一直F10,轮到该文件时,该选项框居然又出来了,这回毫不犹豫选了“是”,然后终于能进入该文件调试了!不过,还是不知道这个情况是怎么产生的



  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值