Basic Verilog 修炼足迹
关注
分享
扫一扫
文章平均质量分 77
基于Github上的pConst/basic_verilog开源项目，学习优秀的Veriog代码编写思路。
Alex-YiWang
南山数字IC研究生，终身学习践行者，励志成为价值内容的传播者。
展开
-
Verilog：【0】专栏文章导览
优秀的开源项目Basic Verilog，里面包含了非常多的常用模块以及脚本的编写，记录自己的学习过程。原创 2022-08-09 21:19:48 · 503 阅读 · 1 评论
-
Verilog：【8】基于FPGA实现SD NAND FLASH的SPI协议读写
使用FPGA实现SD NAND FLASH的读写操作，以雷龙发展提供的CS创世SD NAND FLASH样品为例，分别讲解电路连接、读写时序与仿真和实验结果。原创 2023-01-16 00:50:50 · 3211 阅读 · 7 评论 -
Verilog：【1】时钟分频电路（clk_divider.sv）
通过计数器来将时钟进行分频处理的功能，通过修改parameter部分，可以用来修改输出数据的范围大小。原创 2022-08-10 10:36:58 · 3073 阅读 · 0 评论 -
Verilog：【2】伪随机数生成器（c_rand.v）
Verilog实现伪随机数生成。原创 2022-08-10 15:39:23 · 3776 阅读 · 1 评论 -
Verilog：【3】边沿检测器（edge_detect.sv）
多通道的边沿检测器，可以同时检测到输入信号的上升沿、下降沿以及上升/下降沿。原创 2022-08-10 18:03:26 · 1779 阅读 · 0 评论 -
Verilog：【4】脉冲发生器（pulse_gen.sv）
通过设置参数cntr_max与cntr_low，可以产生任意周期数与占空比的脉冲信号。原创 2022-08-11 15:30:36 · 7280 阅读 · 1 评论 -
Verilog：【5】脉冲展宽器（pulse_stretch.sv）
设置参数WIDTH，从而可以将接收到的单周期脉冲，展宽为脉宽为WIDTH的脉冲信号。原创 2022-08-11 20:27:45 · 4273 阅读 · 1 评论 -
Verilog：【6】PWM调制器（pwm_modulator.sv）
输入8比特控制信息，输出对应的脉冲宽度调制信号。原创 2022-08-12 16:06:24 · 5780 阅读 · 2 评论 -
Verilog：【7】超详细WaveDrom教程，时序图绘制利器，看这一篇就够了。
超详细WaveDrom教程，时序图绘制利器，看这一篇就够了。原创 2022-08-14 17:23:03 · 20926 阅读 · 39 评论