Verilog中一些综合(synthesis)指令
black_box_pad_pin声明用户定义的黑盒的管脚,作为外部环境可见的I/O pad,如果有不止一个端口,列在双引号内,以逗号分开。一般不需要这一属性,Synplify提供了预定义的I/Os。其语法如下object /* synthesis syn_black_box black_box_pad_pin = "port_list" */ ;例如:module BS(D,
转载
2016-07-31 17:13:40 ·
16125 阅读 ·
0 评论