MDIO/MDC(SMI)接口-leonwang202

最新推荐文章于 2022-04-22 08:42:37 发布
最新推荐文章于 2022-04-22 08:42:37 发布
阅读量207 收藏
点赞数
原文链接：http://www.cnblogs.com/zhongzhe/p/4469625.html
版权

ChinaUnix博客 http://blog.chinaunix.net/uid-24148050-id-132863.html

转载于:https://www.cnblogs.com/zhongzhe/p/4469625.html

anbinyin0580
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
以太网基础-MAC和PHY
奇小葩
09-21 2万+
网卡(Network Interface Card，简称NIC)，也称网络适配器，是电脑与局域网相互连接的设备。无论是普通电脑还是高端服务器，只要连接到局域网，就都需要安装一块网卡。如果有必要，一台电脑也可以同时安装两块或多块网卡。 电脑之间在进行相互通讯时，数据不是以流而是以帧的方式进行传输的。我们可以把帧看做是一种数据包，在数据包中不仅包含有数据信息，而且还包含有数据的发送地、接收地信息和数据的校验信息。 一个网卡主要包括OSI的最下面的两层，物理层和数据链路层 物理层定义了数据传送与接收所需要的电与
RTL8367s调试
zyldw的博客
01-20 2013
8367
网络交换芯片应用参考--简介（型号：BCM5396）
热门推荐
weizhangyjs的博客
09-12 1万+
一 硬件系统结构 图中PHY芯片已经在前文做出详细的讲解。 二 BCM5396概述 2.1 BCM5396基本功能 实现支持网络传输交换拓扑结构设计，使得各个处理器或设备网络互联互通。 2.2 基本特性 1、 BCM5396是一个16port的以太网交换机，集成了16个1.25G的SerDes/SGMII port接口，用于连接外部的PHY物理接口或光纤接口。 2、 嵌入了一个256KB大小的分组缓冲。 3、 支持最大9728字节的巨帧。 4、 支持低成本芯片EEPROM的配置。 5、 第17th接口支持
MII/MDIO接口详解
望都者
04-16 2319
转自：http://m.blog.sina.com.cn/s/blog_6dc06dd20100y0gf.html#page=3
BCM5396 评估板原理图
06-06
BCM5396 评估板 原理图 BCM5396R16WS-C.pdf
MDIO/SMI通信接口详解
02-12
MDIO/SMI通信接口详解 MDIO（Management Data Input/Output）是一种串行管理接口，通常直接被称为 MDIO 接口，主要应用于以太 PHY 的管理。MDIO 接口包含在 IEEE 802.3 协议中，是专用于以太 PHY 的管理的串行总线...
MDIO-MDC(SMI)接口.pdf
09-11
mdio/mdc(smi)接口的详细介绍，时序图，硬件工程师必备。下载吧。
gpio模拟的mdc mdio驱动代码.rar
01-20
有时需要通过GPIO（General Purpose Input/Output）模拟特定的通信协议，例如MDC（Management Data Clock）和MDIO（Management Data Input/Output），这两个是用于配置和读取以太网PHY芯片的重要接口，通常称为SMI...
嵌入式linux c语言实现MDIO控制，修改交叉编译，实现MDIO指令自定义
08-15
嵌入式linux c语言实现MDIO控制，修改交叉编译，实现MDIO指令自定义 mdio使用, mdio read 0 1 第一个0是PHY的广播地址，第二个是PHY的地址1 mdio eth0 write 0 0 0x12 第一个是phy地址0，这个需要从设备树中找到phy...
mdio_mdc.zip_MDIO vhdl_mdc_mdio_mdio verilog_mdio_mdc
07-14
MDIO (Management Data Input/Output) 和 MDC (Management Data Clock) 是在通信协议中用于配置和读取网络设备寄存器的接口。在 FPGA（Field-Programmable Gate Array）或 ASIC（Application-Specific Integrated ...
Verilog实现PHY芯片读写功能MDIO接口工程文件
08-01
使用Verilog语言实现PHY芯片读写功能（MDIO芯片），经测试仿真无误，上板子调试读无误写未调。文件内包含Quartus (Quartus Prime 17.0) Standard Edition 的工程文件，以及仿真和调试的程序，功能需求，RTL8211datasheet。
BCM5396.rar
11-05
Single-Chip 16-Port SerDes Gigabit Switch.The BCM5396 is a 16-port Gigabit Ethernet (GbE) switch integrated with 16 1.25G SerDes/SGMII port interfaces for connecting to external Gigabit PHYs or fiber modules. The BCM5396 provides the lowestcost GbE functionality to the desktop switching solution or WebSmart™ application. The BCM5396 is a highly integrated solution, combining all of the functions of a high-speed switch system, including packet buffer, Media Access Controllers (MACs), address management, and a nonblocking switch controller into a single monolithic 0.13 µm CMOS device. The BCM5396 complies with the IEEE 802.3™, 802.3u, 802.3ab, and 802.3x specifications, including the MAC control PAUSE frame and auto-negotiation subsections, providing compatibility with all industry-standard Ethernet, Fast Ethernet, and GbE devices. The BCM5396 device provides integrated 1.25G SerDes, reducing board footprint requirements. The 16 ports have SGMII interfaces for connecting with external GbE transceivers. 16-port 10/100/1000 Mbps integrated switch controller via 1.25G SerDes/SGMII/fiber • Embedded 256 KB on-chip packet buffer • One 10/100/1000 Mbps In-band Management Port (IMP) with GMII/RGMII/RvMII/MII interface for PHY-less connection to a CPU/management entity (for management purposes only) • Integrated address management • Supports up to 4K MAC addresses • Supports jumbo frames up to 9728 bytes. • Supports EEPROM for low-cost chip configuration • Integrated Motorola® SPI-compatible interface • Supports port mirroring • Port-based VLAN and 4K IEEE 802.1Q tag VLAN • Port-, DiffServ-, MAC-, and IEEE 802.1p-based QoS for four queues • Supports Spanning Tree, Rapid Spanning Tree, and Multiple Spanning Tree protocols (802.1D/1s/1w) • Supports IEEE Standard 802.1X port security • Supports pseudo-PHY MDIO access • MAC-based trunking with link fail-over • Ethernet-in-the-last-mile (EFM) support: OAM and P • Low-power (2.2W total) 1.2V core/2.5V (SGMII I/ O)/3.3V (GMII/MII/RvMII) and 2.5V RGMII operation with 3.3V I/O tolerance • 256-pin FBGA package
STM32F746_Board.zip
03-19
STM32F746NGH6，BGA216封装，具有1 MB的闪存和340 KB的RAM，带电容触摸屏的LCD-TFT，以太网，128 Mb Quad-SPI闪存，128 Mbit SDRAM（可访问64 Mbit），USB，40针GPIO连接器，等等，一个小型的派
MDIO之STM32源码
05-08
MDIO之STM32F103VGT6源码；额外包括 IIC 读写 RTL8367RB 代码。实现串口指令。博文链接：https://blog.csdn.net/lyndon_li/article/details/106002925
MII/MDIO接口详解(转)
gioc的专栏
11-08 1742
Original Address:http://dpinglee.blog.163.com/blog/static/144097753201041131115262/本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。MII接口提供了MAC与PHY之间、...
GPIO模拟MDC/MDIO协议
Jimbo的博客
08-19 3136
时序 代码 #include <stdio.h> #include <stdint.h> #include "stm32f1xx_hal.h" #define JSC5396_DEVADDR 0x1e #define MDC_PORT GPIOB #define MDC_PIN GPIO_PIN_10 #define MDIO_PORT GPIOB #define MDIO_PIN GPIO_PIN_11 #define MDC_Set() HAL_GPIO_WriteP
RTL8367S的tag vlan
a_bc2001的专栏
04-22 2043
RTL8367S TAG VLAN设置
Zynq-Linux移植学习笔记之十-u-boot网络配置
无知的我
04-07 1万+
在zynq开发板zc706上，网络通路由下面三个设备组成： 其中zynq负责对phy进行配置，当zynq上的网络控制器以及phy完成正确配置时，能够看到RJ45上面的黄灯亮，此时表明链路已经通了。如果u-boot中已经设置了IP地址，通过网线就可以ping通电脑，此时会打印host alive这句话。 但是如果板子不是这样做的，比如是下面这种方式： 这里用到了BCM5
SMI接口，SMI帧结构，MDC/MDIO
指点江山
01-17 2807
SMI全称是串行管理接口(Serial Management Interface)。是MII接口中的管理接口。 SMI 接口包括两根信号线：MDC和MDIO，通过它，MAC层芯片（或其它控制芯片）可以访问物理层芯片的寄存器（前面100M物理层芯片中介绍的寄存器组， 但不仅限于100M物理层芯片，10M物理层芯片也可以拥有这些寄存器），并通过这些寄存器来对物理层芯片进行控制和管理。SMI管...
smi(mdc/mdio)总线接口介绍 csdn落尘纷扰
最新发布
09-08
SMI总线通过两条信号线MDIO（Management Data I/O）和MDC（Management Data Clock）来实现数据传输。 MDIO是一条双向数据信号线，用于传输管理数据。主控芯片通过MDIO发送控制指令和接收管理数据，而系统管理芯片则...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值