- 博客(3)
- 资源 (28)
- 收藏
- 关注
原创 FPGA 时序问题
最近 做一个项目------4个 1080p(1920 x 1080) 合成 一个 4K(3840 x 2160,297M)的接口板。当 1080p 进去, 1080p出来的时候,视频正常 播放出来。 可是当 1080p进, 4k出来的时候,视频图像上会有水波纹。当时就猜想是 FPGA 送给 下游器件SII9136的 时序不能满足。于是把输出的时钟反向有了一定的效果, 水波纹少了很多。后来用示波器
2014-09-30 17:04:12 3084
原创 关于 视频同步vsync 信号在不同时钟域采样问题
今天调试 视频 4k(3840 x 1920)的vsync信号 进入 170mhz 的时钟域, 发现输出来的信号信号抖动特别厉害。后来才发现这是不同时钟域 造成的影响。 快 时钟域的信号进入 慢时钟域 可能出现 采集不到的情况。所以我把 一个时钟的高电平 变为 3个时钟的高电平, 这样就能保证 慢时钟域肯定能够采集到。 always @(posedge clk or nege
2014-09-18 16:41:46 2117 2
转载 FPGA静态时序分析简单解读
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式,老实说很晦涩,而且总能看到不同的版本,内容又不那么一致,为了彻底解决这个问题,我研究了一天,终于找到了一种很简单的解读办法,可以看透它的本质,而且不需要再记复杂的公式了。我们的分析从下图开始,下图是常用的静态分析结构图,一开始看不懂公式不要紧,因为我会在后面给以非常简单的解释:这两个公式是一个
2014-09-10 18:22:59 5945 1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人