angelsweety-CSDN博客

原创数字IC-VERILOG练习

1.使用VIVADO编写《VERILOG数字系统设计教程-夏宇闻》的第三部分：设计与实验练习。2.没找到合适的编写代码平台，就使用了FPGA软件：VIVADO。该软件不需要下载虚拟机，可以直接在windows系统安装，编写代码，编写激励文件，仿真等。仅功能仿真所以不需要写xdc文件、综合成网表、布局布线这些步骤。如果后面要下载到FPGA开发板上，就需要这些步骤。

2025-06-04 14:44:56 135

原创芯片中模拟电路基础知识

用于生成基准电压。外部电源如电池等，电压不稳定，芯片中的重要电路如ADC等需要稳定的电压，所以用bandgap生成基准电压，非常稳定，不随着外部供电电压的改变而改变。

2025-05-27 14:49:48 232

原创 Verdi低版本--debussy使用命令

是一条用于启动 Debussy（Cadence 公司的波形查看和调试工具）的命令，用于分析和调试 Verilog/VHDL 设计。

2025-05-14 15:57:23 289

原创 VERILOG之 WIRE 和REG类型

寄存器型，在initial里赋值，可以不force ，表示初始值，加上force 表示固定值。线网型，使用assign 赋值。

2025-04-29 16:23:26 150

液晶显示器中的“交叉效应”（Cross Talk）是指在某些情况下，液晶显示器的像素之间出现干扰，导致图像显示不准确或失真的现象。交叉效应可能会导致相邻像素的内容泄漏到彼此之间，影响图像的清晰度和对比度。偏压是不亮像素点与亮的像素点之间的电压，比如1/3偏压的意思是，电压被分成四段，不亮的像素点COM与SEG电压差为1/4 VCC，亮的像素点COM与SEG电压差为3/4 VCC，故偏压=1/4 除以 3/4 = 1/3。占空比表示一帧时间内，一个COM扫描时间的占比，故1/N占空比表示有N个COM。

2025-04-27 15:21:51 220

原创二进制转BCD码-加3移位法

设二进制数为bit[3:0]。观察发现A~F的bit[3:1]均>=5，如果bit[3:1]>=5，再输入最低位bit[0]，相当于bit[3:1]*2+bit[0]，则bit[3:0]>=10，BCD码需要进位结果才对。所以判断bit[3:1]>=5时，就+3，bit[3:1]+3>=8，乘2后>=16，发生进位。总结：当bit[3:1]>=5时，BCD=(bit[3:1]+3)*2+bit[0]；当bit[3:1]<5时，BCD=bit[3:0]。

2025-04-01 11:26:11 335