- 博客(4)
- 收藏
- 关注
RSS订阅原创 Verilog 中有符号数的位扩展，计算，四舍五入，饱和截取。
总位宽 M ，小数位宽 N ，最高位是符号位.有两种表示方法。（1）MQN。（2）（1，M，N）。例如，8 位有符号小数 100.11001 ，可以表示为：8M6 ，或 （1，8，6）。
2024-08-13 14:56:04
537
原创 基于 Xilinx 提供的 BUFGCE 的门控时钟设计
与 BUFG 不同，BUFGCE 由一个时钟输入、一个时钟输出、一个时钟使能信号构成。这个原语基于 BUFGCTRL 并以一些引脚连接逻辑高电位和低电位。图 2-7 表明了 BUFGCE 和 BUFGCTRL 的关联。LOC 约束可用于手动布置 BUFGCE 和 BUFGCE_1 的位置。使能信号线路使用了 BUFGCTRL 的 CE 引脚，使能信号必须满足预设时间的要求。违反此预设时间会产生毛刺。
2024-06-18 21:32:24
405
原创 使能时钟的设计，使用时能时钟代替分频时钟
FPGA 内部时钟使用逻辑计数分频产生的时钟，一般不推荐直接将其用于内部逻辑。若不希望使用 PLL 资源，可以考虑使用使能时钟进行分频。使能时钟进行分频的好处：（1）避免时钟过多，会造成不稳定；（2）保持一个时钟，减少跨时钟域；（3）时序设计可以使用 “ 多周期约束 ”。
2024-06-15 22:19:54
419
原创 Vivado 实现倍数含有小数的分频器设计
由上得知，62.5 个时钟 A ，产生 1 个低频时钟 B （ 62.5 分频，即 1 个输入时钟 A ，产生 1/62.5 个低频时钟 B）。取公约数 5 进行化简：需要 1 个 62 分频，1 个 63 分频，共 125 个输入时钟 A ，产生 2 个 低频时钟 B。说明需要 5 个 62 分频，5 个 63 分频，共 625 个输入时钟 A ，产生 10 个 低频时钟 B。但电路无法产生 0.5 个时钟，因此将其扩大为：625 个时钟 A ，产生 10 个低频时钟 B。频率是时钟周期的倒数。
2024-06-14 11:32:20
384
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人