自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

aptx1231的博客

  • 博客(2)
  • 资源 (11)
  • 收藏
  • 关注
排序：
按最后发布时间
按访问量
RSS订阅

原创 PAT乙级1002. 写出这个数 (20) C语言

#include<stdio.h>#include<string.h>int main(){ char a[110]; int b[10]; scanf("%s",a); int i; int sum=0; for(i=0;i<strlen(a);i++){ sum+=(a[i]-'0'); } int tmp=sum; int cnt=0; if(tmp){ ...

2018-04-06 17:38:38 468

原创 PAT乙级 1001. 害死人不偿命的(3n+1)猜想 (15) C语言

#include<stdio.h>int main(){ int n; scanf("%d",&n); int cnt; cnt=0; while(n!=1){ if(n&1){ n=3*n+1; n/=2; cnt++; } else{ n/=2; cnt++; } } printf("%d",cnt); return 0;} 

2018-04-06 17:35:42 189

MySQL数据库安装使用说明.pdf
MySQL数据库安装使用说明 实验环境: 操纵系统: WinXP 数据库软件: MySQL community server 5.5.27, MySQL Workbench 5.2.44

2019-11-21

JDK安装指南.pdf
JDK安装配置指南 在我们开始使用Java编写、运行程序之前，我们首先需要手动配置JDK。 本文将简单讲述JDK的一般配置过程

2019-11-21

Mars使用教程.pdf
Mars 使用文档 MARS 的下载与配置 MARS 界面介绍 在 MARS 中编写程序 使用 MARS 运行程序 使用 MARS 调试程序

2019-11-21

MIPS_IV_Instruction_Set.pdf
MIPS IV Instruction Set Revision 3.2 By Charles Price September, 1995 MIPS 指令集

2019-11-21

Verilog HDL硬件描述语言基础_自学材料_.pdf
Verilog HDL 硬件描述语言 Verilog HDL 基本结构 Verilog HDL 的词法 Verilog HDL 常用语句 不同抽象级别的Verilog HDL 模型

2019-11-21

Verilog+HDL+设计实例.pdf
设计一个数字系统，使其：（ 设计一个数字系统，使其：（1 ）按1Hz 的频率从0 开始加 开始加1 计数，当计到99时，再来一个时钟信号则产 时，再来一个时钟信号则产 生 进位 信号，并清零，然后又从 清零，然后又从0 开始加1 计数 ； ； （ （2） ）具有异步清零功能；（ 具有异步清零功能；（3）两位计数结果用两 ）两位计数结果用两 个 数码管显示，进位信号用一个 显示，进位信号用一个LED 显示。  实验板采用 实验板采用Altera 公司的EP1C20开发板 开发板 ，系统时钟 为 为50MHz ， FPGA 器件为EP1C20F400C7

2019-11-21

EDA设计工具软件自学教程.pdf
用PLD实现数字系统的设计流程； 实现数字系统的设计流程；Quartus Ⅱ的使用方法，包括设计输入方法、设计编译、模拟仿真以及器件编程； 设计编译、模拟仿真以及器件编程；ModelSim功能仿真方法

2019-11-21

北航计算机学院计算机组成原理考试题2015-2016.pdf
北航计算机学院计算机组成原理考试题2015-2016，

2019-11-13

计算机组成
计算机组成 计算机系统结构：主要研究软硬件功能的分配和对软硬件界面的确定。 计算机组成是计算机系统结构的逻辑实现。 计算机实现是对计算机组成的物理实现

2018-12-02

Verilog语言
Verilog HDL 介绍 1. Verilog HDL 概述 2. Verilog HDL 的词法 3. Verilog HDL 常用语句 4. 不同抽象级别的 不同抽象级别的Verilog HDL 模型 ．基本组合逻辑部件设计 基本组合逻辑部件设计 1. 运算单元电路 运算单元电路 2. 编码器 编码器/ 译码器 3. 多路选择器

2018-12-02

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除