ZYNQ-7000 GPIO使用

最新推荐文章于 2024-01-05 15:32:54 发布
最新推荐文章于 2024-01-05 15:32:54 发布
阅读量1.3k 收藏 11
点赞数 1
分类专栏： Xilinx 嵌入式设计相关
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/asd1147170607/article/details/108105770
版权

1 ZYNQ-7000 GPIO介绍

  • GPIO(Generous Purpose Input Output)是指CPU引出的，可以配置为输入或输出的端口，用于CPU与外界进行数据的传输。
  • ZYNQ-7000 架构由 PL+PS 组成，所以它的 GPIO 与一般的 ARM 不同。ZYNQ 的 GPIO，分为两种，MIO(multiuse I/O)和 EMIO(extendable multiuse I/O)。
  • MIO 有54个，分配在 GPIO 的 Bank0 和 Bank1 隶属于 PS 部分，这些 IO 与 PS 直接相连。不需要添加引脚约束，MIO 信号对 PL 部分是透明的，不可见。
  • EMIO有64个，EMIO连接PS到PL，作为ZYNQ的拓展MIO，当 MIO 不够用时，PS 可以通过驱动 EMIO 控制 PL 部分的引脚。因此使用PS的EMIO时，需要添加PL引脚约束。
    在这里插入图片描述
  • Bank0:MIO [31:0] GPIO PIN 脚号：0~31
    Bank1:MIO [32:53] GPIO PIN 脚号：32~53
    Bank2:EMIO [31:0] GPIO PIN 脚号：54~85
    Bank3:EMIO [63:32] GPIO PIN脚号：86~ 117
  • 因此我们要注意，在分配外设控制器管脚时，EMIO的那些要在PL端进行约束，MIO也要仔细阅读米联开发板相关文档。注意引脚的连接是否正确。
    在这里插入图片描述
  • SD卡控制器，串口控制器和网口控制器直接通过MIO与外设互联，不需要PL约束。
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
  • SPI控制器通过EMIO引出到PL，并在PL进行管脚约束。
    在这里插入图片描述
    在这里插入图片描述

2 ZYNQ-7000 GPIO控制器介绍

  • MIO和EMIO的内部构造如下图所示
    在这里插入图片描述
  • 主要的配置寄存器有下列几个：
    DATA_RO：通过这个寄存器获取GPIO的输入值，当GPIO被配置为输出时，这个寄存器的值会反应输出的 PIN 脚的情况。
    DATA：此寄存器控制输出到 GPIO 的值，读这个寄存器的值可以读到最后一次写入该寄存器的值。
    MASK_DATA_LSW：低16位根据高16位的掩码情况写入DATA的低16位，被掩盖的位保持之前的值。
    MASK_DATA_MSW：低16位根据高16位的掩码情况写入DATA的高16位，被掩盖的位保持之前的值。
    DIRM：此寄存器控制GPIO为输入或输出，输入总是使能的，所以它只控制是否输出，DIRM[x]==0时输出被禁止。
    OEN：输出使能控制寄存器，当 OEN[x]==0 的时候输出关闭，PIN 脚处于三态。
  • 因此 ，如果要读IO状态就得读DATA_RO的值，如果是对某一位进行操作就是写 MASK_DATA_LSW、MASK_DATA_MSW。
  • EMIO与 MIO 大部分类似，输出不能设置成三态，EMIO 在 PL 部分，输入与 OEN 寄存器无关。

3 MIO的使用

3.1 PL逻辑设计

  • 米联MZ7100FA开发板上有一个 MIO 是与开发板上的一个 LD9 相连的，这个 MIO 就是 MIO7。实验通过操作该 MIO 来实现LD9 的闪烁。输出为高电平时该LED灯亮。
    在这里插入图片描述
  • 搭建zynq最小系统后，勾选GPIO MIO，会自动将未用到的MIO管脚选中。
    在这里插入图片描述
  • 生成bitstream后导出到SDK，在SDK中创建裸机PS工程。

3.2 PS程序设计

//main.c
#include "xgpiops.h"
#include "sleep.h"
int main()
{
	static XGpioPs psGpioInstancePtr;
	XGpioPs_Config* GpioConfigPtr;
	int iPinNumber= 7;			//LD9连接的是MIO7
	u32 uPinDirection = 0x1;	//1表示输出，0表示输入
	int xStatus;

	//--MIO的初始化
    GpioConfigPtr = XGpioPs_LookupConfig(XPAR_PS7_GPIO_0_DEVICE_ID);
	if(GpioConfigPtr == NULL)
		return XST_FAILURE;
	xStatus = XGpioPs_CfgInitialize(&psGpioInstancePtr,GpioConfigPtr, GpioConfigPtr->BaseAddr);
	if(XST_SUCCESS != xStatus)
		print(" PS GPIO INIT FAILED \n\r");
		
	//--MIO的输入输出操作
     XGpioPs_SetDirectionPin(&psGpioInstancePtr, iPinNumber,uPinDirection);//配置MIO输出方向
	 XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, iPinNumber,1);//配置MIO的第7位输出
	 
	 while(1)
	 {
		XGpioPs_WritePin(&psGpioInstancePtr, iPinNumber, 1);//点亮MIO的第7位输出1
		sleep(1);	//延时
		XGpioPs_WritePin(&psGpioInstancePtr, iPinNumber, 0);//熄灭MIO的第7位输出0
		sleep(1);	//延时
	 }

    return 0;
}
  • XGpioPs是一个局部的静态结构体，用户操作的每一个GPIO端口都要分配一个这样的结构体。
    在这里插入图片描述
XGpioPs_LookupConfig
  • 根据device_id在SDK导出的bsp库中查找相关板级信息，并返回指向该数据的指针。
    在这里插入图片描述
XGpioPs_CfgInitialize
  • 根据指向板级信息的指针初始化用户的XGpioPs结构体。
    在这里插入图片描述
  • 根据芯片的不同类型初始化Bank和MaxPinNum。
    在这里插入图片描述
  • 关闭所有Banks的中断。
    在这里插入图片描述
    在这里插入图片描述
XGpioPs_SetDirectionPin
  • 设置某一pin脚的方向。
    在这里插入图片描述
  • XGpioPs_GetBankPin函数用于计算PinNumber在哪一个Bank的第几号位置。
    在这里插入图片描述
  • XGpioPs_ReadReg读取特定地址的寄存器值，在这里读取XGPIOPS_DIRM_OFFSET寄存器的值。根据用户输入输出配置进行相关设置后，再用XGpioPs_WriteReg写回到该寄存器中。
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
XGpioPs_SetOutputEnablePin
  • 设置特定管脚的输出使能。
    在这里插入图片描述
  • 读取XGPIOPS_OUTEN_OFFSET寄存器后，进行相关设置后写回。
    在这里插入图片描述
XGpioPs_WritePin
  • 向特定的GPIO管脚写数据，注意一次写1bit，但形参是unsigned int，有效的是最低位。
    在这里插入图片描述
XGpioPs_ReadPin
  • 读取特定GPIO管脚的数据，注意一次读取1bit，但返回类型是unsigned int，有效的是最低位。注意最后和1进行了按位与。在这里插入图片描述
    在这里插入图片描述

4 EMIO的使用

4.1 PL逻辑设计

  • PS通过EMIO连接到了PL端，所以使用EMIO需要在PL端进行FPGA引脚约束，在米联MZ7100FA开发板上PL端连接了4个LED灯，在PS端通过EMIO控制它们实现流水灯。
    在这里插入图片描述
  • 选择使用4bit的EMIO，然后引出至PL，并添加xdc引脚约束。
    在这里插入图片描述
    在这里插入图片描述
set_property PACKAGE_PIN E13 [get_ports {EMIO_0_tri_io[0]}]
set_property IOSTANDARD LVCMOS15 [get_ports {EMIO_0_tri_io[0]}]

set_property PACKAGE_PIN E12 [get_ports {EMIO_0_tri_io[1]}]
set_property IOSTANDARD LVCMOS15 [get_ports {EMIO_0_tri_io[1]}]

set_property PACKAGE_PIN F13 [get_ports {EMIO_0_tri_io[2]}]
set_property IOSTANDARD LVCMOS15 [get_ports {EMIO_0_tri_io[2]}]

set_property PACKAGE_PIN H13 [get_ports {EMIO_0_tri_io[3]}]
set_property IOSTANDARD LVCMOS15 [get_ports {EMIO_0_tri_io[3]}]

4.2 PS程序设计

  • 程序逻辑与MIO基本相同，但要注意，EMIO的起始编号从54开始，所以我们使用的4bit GPIO实际编号是54-57。
#include "xgpiops.h"
#include "sleep.h"

int main()
{
	static XGpioPs psGpioInstancePtr;
	XGpioPs_Config* GpioConfigPtr;
	int xStatus;

	//-- EMIO的初始化
    GpioConfigPtr = XGpioPs_LookupConfig(XPAR_PS7_GPIO_0_DEVICE_ID);
	if(GpioConfigPtr == NULL)
		return XST_FAILURE;
	xStatus = XGpioPs_CfgInitialize(&psGpioInstancePtr,GpioConfigPtr, GpioConfigPtr->BaseAddr);
	if(XST_SUCCESS != xStatus)
		print(" PS GPIO INIT FAILED \n\r");
		
	//--EMIO的输入输出操作
	 XGpioPs_SetDirectionPin(&psGpioInstancePtr, 54,1);
     XGpioPs_SetDirectionPin(&psGpioInstancePtr, 55,1);
     XGpioPs_SetDirectionPin(&psGpioInstancePtr, 56,1);
     XGpioPs_SetDirectionPin(&psGpioInstancePtr, 57,1);

     //使能EMIO输出
     XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, 54,1);
     XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, 55,1);
     XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, 56,1);
     XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, 57,1);

	 while(1)
	 {
		XGpioPs_WritePin(&psGpioInstancePtr, 54, 1);//EMIO的第0位输出1
		usleep(200000);	//延时
		XGpioPs_WritePin(&psGpioInstancePtr, 54, 0);//EMIO的第0位输出0
		usleep(200000);	//延时
		XGpioPs_WritePin(&psGpioInstancePtr, 55, 1);//EMIO的第1位输出1
		usleep(200000);	//延时
		XGpioPs_WritePin(&psGpioInstancePtr, 55, 0);//EMIO的第1位输出0
		usleep(200000);	//延时
		XGpioPs_WritePin(&psGpioInstancePtr, 56, 1);//EMIO的第2位输出1
		usleep(200000);	//延时
		XGpioPs_WritePin(&psGpioInstancePtr, 56, 0);//EMIO的第2位输出0
		usleep(200000);	//延时
		XGpioPs_WritePin(&psGpioInstancePtr, 57, 1);//EMIO的第3位输出1
		usleep(200000);	//延时
		XGpioPs_WritePin(&psGpioInstancePtr, 57, 0);//EMIO的第3位输出0
		usleep(200000);	//延时
	 }
    return 0;
}
dwp1147170607
关注
专栏目录
Xilinx ZYNQ 7000+Vivado2015.2系列（四）之GPIO的三种方式：MIO、EMIO、AXI_GPIO
ChuanjieZhu
09-30 9309
前言： ZYNQ 7000有三种GPIO：MIO是固定管脚的，IO号0～53，占54bit；EMIO通过PL扩展，使用时需要分配管脚，IO号54～117，占64bit；
zynq学习05 Zynq 7000 emio的gpio操作
坚持
09-03 2725
http://m.blog.csdn.net/article/details?id=44566855 本文讲述怎样使用emio功能的gpio,涉及到fpga部分,软件涉及到一级引导程序fsbl的创建及app的创建,程序运行在ddr中. zynq-7000的PS只有54个引脚可用(port0,port1), port2,port3的引脚可以通过EMIO在PL端引出. zturn开发板的三色
zynq中三种实现GPIO的方式
husipeng86的专栏
08-04 1万+
本文介绍在zynq中三种实现GPIO的方式，分别为MIO、EMIO和IP方式。 MIO和EMIO方式是使用PS部分的GPIO模块来实现GPIO功能的，支持54个MIO（可输出三态）、64个输入和128个输出（64个输出和64个输出使能）EMIO而IP方式是在PL部分实现 GPIO功能，PS部分通过M_AXI_GP接口来控制该GPIO IP模块；另外EMIO模块虽然使用PS部分GPIO但也使用了PL部
Zynq7000系列之芯片引脚功能综述
weixin_30954265的博客
08-31 3370
很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识，然而要很好地进行硬件设计，还必须了解芯片的引脚特性，以确定其是否符合我们的选型要求，这些要求包括GTX引脚数目、select IO引脚数目、select IO引脚的资...
ug585-Zynq-7000-TRM_SOC_zynq_
10-01
Zynq-7000 SoC提供了丰富的外设接口，包括GPIO、SPI、I2C、UART等，能够直接连接各种传感器和设备，方便构建完整的嵌入式系统。 7. **电源管理** 设计中包含了精细的电源管理单元，可以根据不同区域的工作状态...
ug585-Zynq-7000-TRM.pdf
10-22
- Zynq-7000 SoC集成了多种接口，如PCIe、DDR3/DDR4、以太网、USB、GPIO等。理解这些接口的工作原理和配置是成功启动和运行系统的前提。 - 用户需要根据设计需求正确配置这些接口，确保与外部设备的通信正常。 6....
Xilinx Zynq-7000系列原理图PCB封装库（AD库）
12-23
使用这个库文件，设计者可以方便地在Altium Designer中导入Zynq-7000系列的元器件，快速建立原理图，并自动生成PCB布局。在设计过程中，设计师需要注意以下几点： 1. **引脚分配**：确保正确地连接了Zynq-7000的...
zynq-7000.rar_linux 中断 zynq_zynq DMA_zynq DMA Linux_zynq gpio_i2
07-15
linux3.0 device tree,包括zynq-7000,arm9,coretx-a9芯片级的所有外设驱动树，i2c,spi，dma,中断，gpio
UG585（Zynq-7000 Soc 技术参考手册）
01-14
手册还列举了一系列相关的文档资源，包括用户指南、数据手册、应用笔记等，帮助开发者深入学习和掌握 Zynq-7000 SoC 的使用方法。 **1.1.3 注意事项** 手册特别强调了一些重要的注意事项，如电源管理、信号完整性...
基于ZYNQ7000的SOC点灯实验2--使用AXI_GPIO接口实现PS和PL的交互，PS端点亮PL端的LED
qq_44830822的博客
10-12 763
通过AXI_GPIO实现PS端到PL端的交互，PS端点亮PL端的LED灯。
【转】ZYNQ中三种实现GPIO的方式
djue7752的博客
07-18 232
版权声明：本文为博主原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接和本声明。 本文链接：https://blog.csdn.net/husipeng86/article/details/52123465 本文介绍在zynq中三种实现GPIO的方式，分别为MIO、EMIO和IP方式。 MIO和EMIO方式是使用PS部分的GPIO模块来...
Zynq-7000系列之linux开发学习笔记：PS和PL端的GPIO使用（三）
Claudedy的博客
05-28 1万+
开发板：Zynq7030数据采集板 PC平台：Ubuntu-18.04 + MobaXterm 开发环境：Xilinx Vivado + SDK -18.3 学习目标：PS通过EMIO、AXI_GPIO口来控制PL端LED 一、MIO、EMIO、AXI_GPIO GPIO是最常见的一种IO外设。在Zynq7000平台下，Xilinx为我们提供了 MIO、EMIO、AXI_GPIO ，三种类型...
ZYNQ PL通过EMIO ETHE1外接PHY由GMII转RGMII
热门推荐
wangjie36的博客
07-29 1万+
1，设置EMIO方式引出ETHE1 2，从GMII过度到RGMII GMII： 发送 gmii_tx_clk gmii_tx_d[7:0] gmii_tx_en gmii_tx_er 接收 gmii_rx_clk gmii_rx_d[7:0] gmii_rx_dv gmii_rx_er RGMII： 发送 tx_clk tx_d[3:0] tx_ctrl 接收 rx_clk rx_d[3:0] rx_ctrl 首先数据总线从时钟单边沿采样8bit转变为了双边沿采样4bit，从88E1
zynq7000系列PS端GPIO初始化函数XGpioPs_LookupConfig()和XGpioPs_CfgInitialize()详解
weixin_38931060的博客
07-20 5491
前言    xilinx公司在设计这款芯片时就同步编写了ps端的函数库，我们在对zynq这款芯片进行开发，直接调用库函数就可以了。不过比较难过的是，官方虽然编写了函数驱动库，但并没有出版相应的类似于函数指导之类的文档，需要开发者自己去理解这个函数用法，但官方还是有相应的历程，我们可以学历历程来基本掌握这些函数的用法，但并不是很详细，也没有说明文档，需要结合datasheet和其他的文档进行综合理解分析。 首先 gpio有两个重要的数据结构：XGpioPs 和 XGpioPs_Config type
ZYNQ+Vivado2015.2系列（十）MIO/EMIO再识，MIO的引脚“复用”，EMIO当作PS的接口连接PL
ChuanjieZhu
12-20 8344
前面我们介绍过EMIO，但是不详细。MIO是PS的IO接口，这个M代表的是Multiuse，也就是多用途，在下图中我们可以看到54个MIO连接这么多东西，必须得复用，所以当我们开发的时候需要的功能配置上，不需要的去掉，防止IO口被占用。 板子用的是zc702。   下面我们双击ZYNQ核： 我们到MIO的配置里，把其他的勾都去掉，去GPIO里看看：   这些都是使用其默认连接的...
zcu102_3_EMIO实现按钮控制LED
bt_的博客
01-10 2088
EMIO EMIO是由PS负责控制，由PL负责连接管脚的GPIO 具体说明见ug1085的General Purpose I/O章节 根据Zynq MPSOC的设计，EMIO占用GPIO BANK3至5的全部32位，对应GPIO的序号78至174，共96个EMIO 但是在PS模块中引出的PL中断会默认占用高序号值的EMIO，如本实验中PS模块的pl_resetn0复位信号占用了序号174的EMIO...
zynq spi-emio的使用方法
最新发布
crjmail的博客
01-05 1349
zynq中spi的配置。四、vitis初始化。
基于ZYNQ的EMIO调试UART实验
weixin_42564775的博客
11-15 3119
1 概述 本实验基于ZYNQ，通过EMIO调试UART。 2 过程记录 a) 首先创建ZYNQ工程，对DDR、时钟、电源、网口等引脚分配进行配置，此步骤按照原理图配置即可（由于本实验为后续调试做基础，所以所有外设均设置）。 b) 配置EMIO方式的UART。打开zynq工程的block design，在UART1后选中EMIO选项（本实验以UART1为例）。 c) 检查串口波特率，本实验波特率设置为115200。 d) 时钟配置。设置FCLK_CLK0输出50MHz时钟，该时钟由PS的PLL分频产生，来
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值