Altium Designer 出现错误提示(警告)adding items to hidden net GND/VCC

最新推荐文章于 2023-05-15 18:07:48 发布
最新推荐文章于 2023-05-15 18:07:48 发布
阅读量5.2k 收藏 4
点赞数 1
CC 4.0 BY-SA版权
原文链接：http://www.cnblogs.com/zhaocundang/p/4841480.html
本文介绍了解决工程中NET网格标号警告的方法：一是直接取消NET网格标号；二是通过设置规则来避免警告的出现。对于经常遇到此问题的技术人员来说，这两种方法能够有效避免警告的反复出现。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

一般出现这个提示,不是错误.

 

 

可以取消net 网格标号

这样就不会报这个警告了。

还可以设置规则，不让它报告。

 

 

点击确定，但是再次打开工程时有得警告这个错误了。我想，还是取消NET标注。

转载于:https://www.cnblogs.com/zhaocundang/p/4841480.html

b305723
关注
Altium Designer在由原理图导入PCB图报错：Number of nets in differential pair NET-TX+ is 1 instead of 2
寞水
09-13 5991
寞水
Adding items to hidden net GND
谢绝(无视)留言与私信
06-21 3598
前言 从参考设计的原理图上整理修改了一张原理图，编译的时候出现如下警告 [Warning] rz_4g_sms.SchDoc Compiler Adding items to hidden net GND 13:06:49 2020/6/21 1 这种警告上次我还特意做了试验(AD19 Warning : Adding hidden net, Adding items to hidden net, Component has unused sub-part)，已经找到排查方法了。 开始，我还是按照上次的试
Altium Designer 原理图编译 警告 Adding items to hidden net GND 的简单分析
重拾童真
02-08 1万+
问题现象： 在编译原理图后，发现有两个 “Adding items to hidden net GND”和 “Adding items to hidden net VCC”的警告。 问题调查： 在绘制原理图时，需要放置一些门电路。在元器件库中门电路中的VCC和GND都隐藏起来，关联到VCC和GND了。 经过查询，网上的处理方式大多是，不用管这个警告。而此时我发现，原理图更新到PCB时，有一个与门的芯片的电源和地并没有连接到VCC和GND。 我是用的与门芯片为74H08,，把芯片引脚的VCC和GND
原理图编译常见出错
qq_61219987的博客
03-03 4999
Nets with only one pin. 解释:这意味着您必须连接网络到另一个原件，以便具有两个以上的引脚。有可能是连接管脚时没连接好或者网络标签不一样(注意符号)。 解决:检查连接或者重新连接有问题的管脚，检查网络标签。 Nets has no driving source. 解释:网络没有驱动电源，指Net没有一个明确的输出。 解决:修改管脚属性里面的引脚电气类型。 在画原理图符号时就设置引脚类型可以避免此编译错误。 Adding items to hidden net GND.
AD19 Warning : Adding hidden net, Adding items to hidden net, Component has unused sub-part
谢绝(无视)留言与私信
06-09 7462
前言 在用AD2019(19.1.1 Build 5)画原理图, 加入了2个74HC04D后，出现如下警告: Class Document Source Message Time Date No. [Warning] bottom_board.SchDoc Compiler Adding hidden net 11:16:49 2020/6/9 1 [Warning] bottom_board.SchDoc Compiler Adding items to hidden net GND 11:16:49
Violations Associated with Nets
weixin_45391118的博客
03-10 4792
Violations Associated with Nets（与网络有关的错误）是Altium Designer 18中“工程选项”对话框“Error Reporting（错误报告）”选项卡第五项错误设置，如下图所示。 Violations Associated with Nets与网络有关的错误类型 分为以下30个类型。 Adding Hidden Net to Sheet将隐藏的网络添加到...
《Altium Designer 19原理图与PCB设计速成》教学课件—05层次原理图设计.pdf
06-22
《Altium Designer 19原理图与PCB设计速成》教学课件—05层次原理图设计.pdf《Altium Designer 19原理图与PCB设计速成》教学课件—05层次原理图设计.pdf《Altium Designer 19原理图与PCB设计速成》教学课件—05层次...
Altium Designer19.1中文手册
05-22
Altium Designer是一款广泛应用于电子设计领域的软件，主要用于设计和制造印刷电路板（PCB）。Altium Designer19.1版本是该软件的一个较新版本，提供了许多新的功能和改进。本文将详细介绍Altium Designer19.1中文...
Altium Designer Viewer
06-28
Altium Designer Viewer是一款专为电子设计工程师和爱好者打造的轻量级工具，它提供了查看Altium Designer项目的能力，包括原理图和PCB设计。这款软件是完全免费的，用户无需进行注册或激活即可使用，因此它是一个...
Altium Designer绘制arduino
03-20
Altium Designer(1)--建立工程以及绘制元件库 https://blog.csdn.net/qq_24312945/article/details/118859309 Altium Designer(2)-抄板以及绘制原理图 https://blog.csdn.net/qq_24312945/article/details/118882876...
AltiumDesigner10完美精减版
03-15
Altium Designer 10是一款强大的电子设计自动化（EDA）软件，专为电路板设计者提供全方位的设计解决方案。这款软件在行业内被广泛使用，因为它集成了原理图捕获、PCB布局、仿真、3D查看、库管理等多种功能，极大地...
Altium designer 原理图转换为pcb时出现的 unknown pin 和 failed to add class member
热门推荐
hahachenchen789的博客
04-19 7万+
网上有很多方法，大部分都是让直接新建一个pcb文件，这显然太不现实了。 上述错误可以看出，unknown pin 的错误是在add pin to net的时候发生的 failed to add class member 的错误实在add to component class member发生的 要想根本解决这个问题，要了解net和class的作用。 首先net的作用是在原理图中建立
开始启动Altium Designer20时界面卡在Explorer Starting EDMS Interface时处理办法。
xuanhxy的博客
04-13 1万+
开始启动Altium Designer20时界面卡在Explorer Starting EDMS Interface时处理办法 开始启动Altium Designer20时界面卡在Explorer Starting EDMS Interface时处理办法。 首先解释下，AD20卡在这里是因为在连接AD的服务器，而使用破解版的话就有可能会卡在这个界面（也有人用破解版不会卡在这里） 因为这是软件...
使用Altium Designer报错的处理记录 1 ：Class Document Source Message Time Date No.
Fanjufei的博客
04-22 3万+
报错内容： ClassDocumentSourceMessageTimeDateNo. [Error]ACC.SchDocCompilerNet DW_SPI1_CLK has only one pin (Pin U2-41)10:38:142020/7/114 解决方式：复制原理图会出现这种情况，删除原来的Net Labei和连线，重新设置Net Labei和连线 ...
常见警告处理
weixin_33781606的博客
11-16 4101
1：unconnected line 未连接的线 原因：总线上无网络标号 2：adding item to hidden net GND 加上隐藏的引脚 原因：隐藏的引脚未显示出来 3：Net +5V has no driving source（......） +5V无驱动 原因：在电路中，电源和地必须有一个与它相连的引脚属性为“Power”，双击元件，在左下角Edit ...
ad19电气规则检查_AD中DRC规则检查中英文对照
weixin_39974409的博客
12-19 2358
Ⅰ：Error Reporting 错误报告A：Violations Associated with Buses 有关总线电气错误的各类型(共12项)◆bus indices out of range 总线分支索引超出范围◆Bus range syntax errors 总线范围的语法错误◆Illegal bus range values 非法的总线范围值◆Illegal bus definiti...
AD10 Altium 小技巧
junky12345的博客
06-30 949
AD10、Altium小技巧 切换单位：q 设置原点：edit->set ref , 测量：ctrl + M, shift + C 清除 隐藏NET：按N键，然后里面有选Hide Connection-》net，点击net或随便点击空白后在提示栏输入net名称 铺铜淹没：设置规则 Design : Rules : Plane : Polygon Connect Style 添加泪滴：TOOL-Teardrop-选择ALL-Adjust teardrop size 板子大小：Design — Board
AD网络标号伪隐藏
qq_29565423的博客
05-15 888
验证：版本AD16，网络标号定义为“\”则会出现二图四点“隐藏”状图示网络。源：此网络因难于被发现，很容易和其他网络混在一起导致出现多个网络复用报错的情况。至此，找到这个“隐藏”的网络了，对应做修改、删除等操作即可。细细看，终于找到了网络标号位置。点击查看网络标号属性。
Altium Designer 10 PCB简要设计及其例程
华清远见 | 程序员的学习天堂
08-19 5250
作者：卢老师,华清远见嵌入式学院讲师。 4、PCB 简要设计 关于对原理图或者说是对整个项目的编译，这一步是为生成网络表，做准备工作，在 project，project options 中打开下图 4.1 DRC 规则 对于电气规则方面，我在网上搜索了些注解，以供参考:         Violations Associated with Buses 有关总线电气错误的各类型（共 12
Altium Designer原理图vcc GND报错
最新发布
04-23
### Altium Designer 中原理图 VCC 和 GND 报错解决方案 在 Altium Designer 的原理图设计过程中，如果遇到 VCC 或 GND 报错的情况，通常是因为电源符号未正确配置或连接引起的。以下是可能的原因及其对应的解决方法： #### 1. **电源符号定义不一致** 如果使用的电源符号（如 VCC、GND）与项目中的网络名称不匹配，则可能导致编译错误。需确认所选的电源符号是否已正确定义并被识别。 - 打开项目的 SCH Library 文件，检查是否有对应的标准电源符号库文件加载[^1]。 - 确认电源符号的属性设置无误，特别是 `Designator` 和 `Comment` 字段应分别表示其功能名和实际电压值（例如：VCC, Comment=5V）。 ```plaintext // 示例：检查电源符号属性 Designator: VCC Comment: 5V ``` #### 2. **缺少全局电源端口** 若仅使用局部电源符号而未添加全局电源端口，则可能会导致无法正确识别电源网络。 - 添加全局电源端口（Global Power Port），通过菜单路径 `[Place] -> [Power Port]` 完成操作[^1]。 - 将全局电源端口命名为与电路中使用的电源网路相同的名称（如 VCC、GND）。 #### 3. **网络标签缺失或命名冲突** 当多个模块间存在不同的电源网络时，若未正确标注网络标签（Net Label），则可能出现连通性问题。 - 使用网络标签来明确定义各部分之间的电位关系。具体步骤为：选择 `[Place] -> [Net Label]` 并输入相应的网络名称（如 VCC、GND）[^1]。 - 避免不同区域内的相同网络具有重复但独立的 Net Labels，这会引发潜在的电气隔离问题。 #### 4. **ERC 设置不当** ERC (Electrical Rule Check) 是用于检测电气规则违反情况的重要工具。某些情况下，默认规则可能过于严格从而报告虚假错误。 - 调整 ERC 参数以适应特定需求。进入 `[Tools] -> [Project Options...] -> [Error Reporting]` 页面修改相关选项。 - 对于电源节点间的短接警告，可以将其级别降级至提示而非阻止编译。 #### 5. **更新及重新编译工程** 完成以上修正之后，记得保存更改并对整个工程项目执行完整的编译过程验证修复效果。 ```plaintext // 编译命令流程 [Design] -> [Compile PCB Project...] ``` --- ###
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值