LEEE@FPGA
这个作者很懒,什么都没留下…
展开
-
ZYNQ DMA环通测试
DMA(Direct Memory Access,直接内存存取),是指外部设备不通过CPU直接与系统内存交换数据的接口技术。要将外设数据读入内存或将内存传送到外设,一般都要通过CPU控制完成,如采用查询或中断方式。如前面讲到的BRAM实验。虽然中断方式可以提高CPU的利用率,但是也会有效率问题,对于批量传送数据的情况,采用DMA方式,可解决效率与速度问题,CPU只需要提供地址和长度给DMA,DMA即可接管总线,访问内存,等DMA完成工作后,告知CPU,交出总线控制权。原创 2024-04-24 11:18:01 · 616 阅读 · 0 评论 -
ZYNQ BRAM实现PS与PL数据交互
有时CPU需要与PL进行小批量的数据交换,可以通过BRAM模块,也就是Block RAM实现此要求。本章通过Zynq的GP Master接口读写PL端的BRAM,实现与PL的交互。在本实验中加入了自定义的FPGA程序,并利用AXI4总线进行配置,通知其何时读写BRAM。以下为本实验原理图,CPU通过AXI BRAM Controller读取BRAM数据,CPU仅配置自定义的PL BRAM Controller 的寄存器,不通过它读写数据。原创 2024-04-23 11:41:08 · 642 阅读 · 0 评论 -
ZYNQ--PL读写PS端DDR数据
PoE技术的工作原理是在供电设备和接收设备之间进行电力传输的协商,以确保安全可靠的供电。同时,PoE技术还具有一定的电力保护功能,可以在电力超载或短路时自动停止供电,保护设备的安全。PoE供电系统的主要供电特性参数包括电压(典型值为48V)、允许最大电流(550mA)、典型工作电流(10到350mA),以及为供电设备提供的功率等级(最大不超过13W)。PoE供电(Power over Ethernet)是一种技术,它允许通过现有的以太网电缆为设备提供电力,同时该电缆也用于数据的传输。原创 2024-04-23 10:30:10 · 1000 阅读 · 0 评论 -
ZYNQ PS端UART数据收发
以下是UART模块的结构图,TxFIFO和RxFIFO都为64字节。下图为UART的四种模式* @{* @{0x00U* @{0x01U* @{0x02U* @{0x03U* @{可以用remote loopback mode 测试物理电路是否正常,使用API函数XUartPs_SetOperMode012/*int Status;if(Status!原创 2024-03-25 10:59:50 · 258 阅读 · 0 评论 -
ZYNQ 自定义AXI接口 IP(PWM)
【代码】ZYNQ 自定义AXI接口 IP(PWM)原创 2024-03-22 14:29:47 · 285 阅读 · 0 评论 -
ZYNQ AXI GPIO
一个AXI GPIO 模块有两个GPIO,分别是GPIO和GPIO2,也就是channel1和channel2,为双向IO。AXI GPIO的寄存器也不多,主要是两个channel的数据寄存器GPIO_DATA和GPIO2_DATA,两个channel的方向控制GPIO_TRI和GPIO2_TRI,以及全局中断使能寄存器GIER,IP的中断使能IP IER和中断状态寄存器ISR,具体的功能可以看AXI GPIO 的文档 pg144。AXI_GPIO 直接操作寄存器输出。原创 2024-03-20 16:48:45 · 243 阅读 · 0 评论 -
ZYNQ EMIO MIO
先来了解GPIO的BANK分布,在UG585文档GPIO一章中可以看到GPIO是有4个BANK,注意与MIO的BANK区分。BANK0 控制32个信号,BANK1控制22个信号,总共是MIO的54个引脚,也就是诸如SPI,I2C,USB,SD 等 PS 端外设接口;BANK2和BANK3共能控制64个PL端引脚,注意每一组都有三个信号,输入EMIOGPIOI,输出EMIOGPIOO,输出使能EMIOGPIOTN,类似于三态门,共192个信号。可以连接到PL端引脚,通过PS控制信号。原创 2024-03-19 16:18:11 · 432 阅读 · 0 评论 -
ZYNQ PL 中断请求
个快速中断(PPI),即 IRQF2P[19:16];16 个共享中断(SPI),即 IRQF2P[7:0]、IRQF2P[15:8]。查询下面表格,可以看到 PL 到 PS 部分一共有 20 个中断可以使用。可以看到部分 PL 到 PS 部分的中断,经过中断控制分配器(ICD),共享中断就是 PL 的中断可以发送给 PS 处理。上图中,黄色区域是 16 个 PL 的中断,它们可。ZYNQ 共有两个 CPU,每个 CPU 具备各自的 16 个软件中断。这 16 个中断可以任意定义。原创 2023-11-27 11:45:20 · 583 阅读 · 0 评论