![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Vivado
文章平均质量分 81
Barry__jie
菜鸡研究生,挣扎毕业。
展开
-
Verilog语言快速入门(三)-数码管
在数码管上显示数字就是将相应的段位点亮组成要显示的数字﹔共阴数码管的码值表如下所示,‘1’代表相应的管脚输出高电平,点亮相应段位,‘O’代表相应的管脚输出低电平,不点亮相应段位。原创 2022-09-12 18:05:15 · 4700 阅读 · 0 评论 -
Verilog语言快速入门(一)
组合逻辑的一般模板时序电路的一般模板模块总体结构模块说明功能描述1、assign语句1)算数型2)逻辑型3)关系运算符4)等价运算符5)按位运算符6)缩减运算符7) 移位运算符8)拼接赋值运算符9) 条件运算符如果表达式1值为X,则结果为X。2、always激活条件由敏感信号条件表决定,当敏感条件满足时,过程块被激活。敏感条件有两种,一种是边沿......原创 2022-09-01 09:48:51 · 8883 阅读 · 0 评论 -
Verilog语言快速入门(二) -组合、时序
组合逻辑电路FPGA实现一、简单门电路可实现1)2输入逻辑门设计测试引脚约束2)三人表决器题目:假设有三个举重裁判,举重选手完成比赛后,当有多数裁判认定成功,则成功;否则失败。请设计此举重裁决电路。这个举重裁决电路实际上就是一个三输入的多数表决器。设计module v_dsbjq( input a, input b, input c, output f ); assign f=a&......原创 2022-08-31 15:25:39 · 2358 阅读 · 0 评论 -
Verilog语言快速入门(零)-软件的基本操作 Vivado
Vivado 基本使用 (纯新手)原创 2022-04-28 21:11:58 · 2718 阅读 · 0 评论