- 博客(2)
- 资源 (7)
- 收藏
- 关注
RSS订阅转载 FPGA静态时序分析——IO口时序（Input Delay /output Delay）
感谢原文作者：屋檐下的龙卷风链接地址：https://www.cnblogs.com/linjie-swust/archive/2012/03/01/FPGA.html本文PDF版本下载：http://files.cnblogs.com/linjie-swust/FPGA%E4%B8%ADIO%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F%E5%88%86%E6%9E%90.pdf1.1 概述 在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约
2020-12-06 22:47:43
1890
2
转载 UPF基本概念学习
源自 https://www.cnblogs.com/littleMa/p/11080100.html1、UPF in SOC：1、设定实施约束的层次set_design_top SoC/Video_SB #指定design_top为Video_SBset_scope . #指定命令作用的范围为当前层次即Video_SBset_scope V1/LV1 #指定命令作用的范围为V1/LV12、设定设定power_domainVideo_SB top层次
2020-11-01 19:35:51
13742
1
2009下半年软件设计师参考答案
2009下半年软件设计师参考答案，比网上传言的专家答案准确多了，注：转自http://blog.csdn.net/zhutianxiang/archive/2009/11/16/4815234.aspx
2009-11-18
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人