FPGA技术开发
beatle_1983
这个作者很懒,什么都没留下…
展开
-
FPGA开发工程师路在何方?
FPGA开发工程师路在何方?FPGA作为一个比较新的领域,在最近几年中有很大的发展和进步。各个厂家的FPGA不断推陈出新,工艺越来越高、速度越来越快、功能越来越多,价格却越来越便宜了。随着FPGA成本的进一步降低和规模的增加,在未来几年中FPGA应该有更加宽广的应用领域。这样看来FPGA的开发人员似乎有一个不错的将来。但是就我看来,FPGA开发人员在中国发展前景并不是很好。 FP转载 2008-08-21 14:28:00 · 1662 阅读 · 0 评论 -
关于时钟的讨论
无沦是用离散逻辑、可编程逻辑,还是用全定制硅器件实现的任何数字设计,为了成功地操作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为,并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型:全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。 1.全局时钟 对于一个设计项转载 2008-08-21 14:31:00 · 809 阅读 · 0 评论 -
Altera FPGA/CPLD 学习笔记
Altera FPGA/CPLD 学习笔记 Xilinx,Altera,Lattice是可编程器件的主要三个生产厂家。最近领导安排叫我学习Altera的FPGA,以前主要接触的Xilinx的东西多一些。所以一上手感觉生疏,特别是QuartusII软件。Quartus II是Altera公司新一代的FPGA/CPLD开发环境。前一代Max+plusII开发环境Altera公司已经不再提转载 2008-08-21 14:21:00 · 5640 阅读 · 0 评论 -
Quartus II 中的Warning
以下内容转载自EDACN1.Found clock-sensitive change during active clock edge at time on register ""原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加载等)在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。措施:编辑vector sour转载 2009-08-27 08:46:00 · 1083 阅读 · 0 评论 -
最全的Matlab经典教程免费下载
转载matlabsky的空间薛定宇《高等应用数学问题的MATLAB求解》http://www.matlabsky.com/thread-177-1-1.html樊京《MATLAB控制系统应用与实例》http://www.matlabsky.com/thread-324-1-1.html李南南《MATLAB 7简明教程》http://www.matlabsky.com/thread-321-1-转载 2009-08-27 18:07:00 · 2341 阅读 · 0 评论