ARM
文章平均质量分 90
beyondioi
我,我,我,……我是大舌头。
展开
-
I/O端口 与 I/O内存
MIPS、ARM和PowerPC等平台的I/O和主存采用的是统一编址的方式,它们将I/O空间映射到内存,采用与内存相同的汇编指令(load和store)来读写设备,这种方式称为I/O内存;x86平台的I/O和主存采用的是独立编址的方式,CPU有专门的线路来访问I/O,而且有专门的转载 2011-10-16 22:03:33 · 565 阅读 · 0 评论 -
ARM启动代码学习(一)RO和RW还有ZI代表什么?(转载)
一般而言,一个程序包括只读的代码段和可读写的数据段。在ARM的集成开发环境中,只读的代码段和常量被称作RO段(ReadOnly);可读写的全局变量和静态变量被称作RW段(ReadWrite);RW段中要被初始化为零的变量被称为ZI段(ZeroInit)。对于嵌入式系统而言,程序映象都是存储在Flash存储器等一些非易失性器件中的,而在运行时,程序中的RW段必须重新装载到可读写的RAM中。这就涉及到转载 2013-01-07 19:27:14 · 721 阅读 · 0 评论 -
关于ARM的22个常用概念--的确经典
1.ARM中一些常见英文缩写解释MSB:最高有效位;LSB:最低有效位;AHB:先进的高性能总线;VPB:连接片内外设功能的VLSI外设总线;EMC:外部存储器控制器;MAM:存储器加速模块;VIC:向量中断控制器;SPI:全双工串行接口;CAN:控制器局域网,一种串行通讯协议;PWM:脉宽调制器;ETM:嵌入式跟踪宏;CPSR:当前程序状态寄存器;转载 2013-01-07 19:20:17 · 657 阅读 · 0 评论 -
《大话处理器》Cache一致性协议之MESI
Cache一致性协议之MESI 处理器上有一套完整的协议,来保证Cache一致性。比较经典的Cache一致性协议当属MESI协议,奔腾处理器有使用它,很多其他的处理器都是使用它的变种。单核Cache中每个Cache line有2个标志:dirty和valid标志,它们很好的描述了Cache和Memory(内存)之间的数据关系(数据是否有效,数据是否被修改),而在多核处理器转载 2012-12-17 22:15:31 · 667 阅读 · 0 评论 -
ARM920T的MMU与Cache
Cache是高性能CPU解决总线访问速度瓶颈的方法,然而它的使用却是需要权衡的,因为缓存本身的动作,如块拷贝和替换等,也是很消耗CPU时间的。MMU的重要性勿庸置疑,ARM920T(和ARM720T)集成了MMU是其最大的卖点;有了MMU,高级的操作系统(虚拟地址空间,平面地址,进程保护等)才得以实现。二者都挺复杂,并且在920T中又高度耦合,相互配合操作,所以需要结合起来研究。同时,二者的操作对转载 2012-12-29 16:07:23 · 1018 阅读 · 0 评论 -
MCR和MRC
MCR指令的格式为:MCR{条件} 协处理器编码,协处理器操作码1,源寄存器,目的寄存器1,目的寄存器2,协处理器操作码2MCR指令用于将ARM处理器寄存器的数据传送到协处理器寄存器中,若协处理器不能成功完成操作,则产生未定义指令异常,其中协处理器操作码1和协处理器操作码2为协处理器将要执行的操作。源码寄存器为ARM处理器的寄存器,目的寄存器1和目的寄存器2均为协处理器的寄存器指令示例转载 2012-11-27 11:35:08 · 1007 阅读 · 0 评论 -
嵌入式ARM CPU协处理器讲解
三星公司ARM11 CPU采用ARM核版本ARM1176JZF-S, 基于ARM V6体系架构,ARM11包括CP14和CP15协处理器,关于ARM11的协处理CP14和CP15的详细介绍请参看文档《ARM1176JZF-S Technical Reference Manual》,ARM官方网http://infocenter.arm.com/help/index.jsp?topic=/com.a转载 2012-11-27 11:29:38 · 1069 阅读 · 0 评论 -
vboot完全解读
上半个月在学习bootloader,突然找到了一个非常好的vboot,vboot只有最基本的内核引导功能(基于s3c2440,从nand flash启动),对其深入研究后,发现对bootloader有了比较全面的理解,虽然没有像uboot那么多功能,但vboot已经实现了bootloader最核心的功能,其他像什么网络功能、烧写功能等等也只是一些裸机驱动而已。学习bootloader需要有汇编的基转载 2012-11-26 16:50:21 · 3384 阅读 · 0 评论 -
硬断点和软断点的区别
硬断点--break point软断点--assert简单的解释:硬件断点:硬断点需要硬件寄存器提供支持,断点的数目受Embedded ICE中的Watchpoint数目的限制,但是可以在任何地方设置断点。软件断点:软件断点通过在运行起来的程序中设置特征值实现,其数目不受限制,但是一般情况下软件断点只能在可写的存储器的地址中设置(比如:RAM),而不能在ROM(比如:Flash)中转载 2012-07-27 10:30:51 · 1674 阅读 · 0 评论 -
s3c2410 MMU(存储器管理单元)讲解
MMU,全称Memory Manage Unit, 中文名——存储器管理单元。 许多年以前,当人们还在使用DOS或是更古老的操作系统的时候,计算机的内存还非常小,一般都是以K为单位进行计算,相应的,当时的程序规模也不大,所以内存容量虽然小,但还是可以容纳当时的程序。但随着图形界面的兴起还用用户需求的不断增大,应用程序的规模也随之膨胀起来,终于一个难题出现在程序员的面前,那就是应用程序太大转载 2012-07-07 11:01:41 · 603 阅读 · 0 评论 -
长篇连载--arm linux演艺
滚滚长江东四水,浪花淘净英雄。大家好,许多人和我一样,正在苦读linux源代码,希望有照一日,宝典在手,天下我有。小弟不才,也读了两年,写的几首歪诗。从本级开始,把我所理解的 linux如何启动贴出来,不懂之处大家讨论一番。也希望把linux从头到尾讨论一遍,计划写它240回,三年写完(笑。。。),欢迎大家动员一些牛人来参与讨论,提高人气,增加流量。小弟用的是arm920T,跑LI转载 2012-07-06 09:59:36 · 1014 阅读 · 0 评论 -
关于ARM的内存重映射
先说说存储器映射:所谓存储器映射,是指将开发板上不同的存储器映射到开发人员可见的4GB地址空间上,例如,假设开发板上有一个32KB的片内FLASH,16KB的片内SRAM(纯属虚构,如有雷同,纯属巧合),那么,将32KBFLASH映射到地址空间的0x00000000~0x0x00008FFF上,将16KB的SRAM映射到x40000000~0x40004fff上,这样开发者在读写0x00000转载 2011-11-15 11:11:23 · 910 阅读 · 0 评论 -
s3c2410时钟信号:FCLK、HCLK和PCLK
s3c2410 有三个时钟FLCK 、HCLK 和PCLK (这3个时钟都是核心时钟)s3c2410 芯片有这么一段话:FCLK is used by ARM920T ,内核时钟,主频。HCLK is used for AHB bus, which is used by the ARM920T, the memory controller, the interrupt controll转载 2011-10-29 10:04:30 · 3585 阅读 · 0 评论 -
MMU(memory management unit)主要功能介绍
MMU是Memory Management Unit的缩写,中文名是内存管理单元,它是中央处理器(CPU)中用来管理虚拟存储器、物理存储器的控制线路,同时也负责虚拟地址映射为物理地址,以及提供硬件机制的内存访问授权。 一、MMU的历史 许多年以前,当人们还在使用DOS或是更古老的操作系统的时候,计算机的内存还非常小,一般都是以K为单位进行计算,相应的,当时的程序规模也不大,所以内存容量转载 2011-11-15 11:21:02 · 2270 阅读 · 0 评论 -
PHY 、MII 接口
以太网PHY芯片 PHY指物理层,OSI的最底层。 一般指与外部信号接口的芯片。以太网PHY芯片 网络中最基础的部件是什么?不是交换机也不是路由器,而是小小的不起眼但又无处不在的网卡。如果在5年前,或许网卡与您无关,但在如今这网络的时代,无论是上网冲浪还是联网玩游戏,都离不开网卡,更何况,就算您不食人间烟火,多数主转载 2011-10-20 23:56:26 · 1678 阅读 · 0 评论 -
浅谈MAC、MII、PHY
以太网(Ethernet)是一种计算机局域网组网技术,该技术基于IEEE制定的IEEE 802.3标准,它规定了包括物理层的连线、电信号和介质访问层协议的内容。以太网是当前应用最普遍的局域网技术。它很大程度上取代了其他局域网标准,如令牌环、FDDI和ARCNET。历经100M以太网在上世纪末的飞速发展后,目前千兆以太网甚至10G以太网正在国际组织和领导企业的推动下不断拓展应用范围。基于以太网的应用转载 2011-10-20 23:37:10 · 1072 阅读 · 0 评论