eNVM技术的趋势与前景

文献：S. Yu and P.-Y. Chen. 2016. Emerging memory technologies: Recent trends and prospects. IEEE Solid-State Circuits Mag. 8, 2, 43–56.

一、eNVM概述

计算系统性能很大程度取决于存储子系统的特性。传统的存储器SRAM\FLASH\DRAM均采用电荷存储机制。电荷是易失的，器件且面积较大，对性能有影响。新兴的非易失存储器(eNVM)有望解决这些问题，并通过在存储结构(寄存器内存-高速缓存-主存-硬盘存储器)中加入更多的分级来革新存储结构(例如在主存和SSD之间加上存储级内存)。
NVM种类很多[2]，本文主要介绍基于电阻的eNVM(1.6.7)，力求达到部分存储器理想特性：高速读写、低操作电压、低能耗、数据保持时间常(>10 years)、长使用寿命、体积小。注意：和世界上所有其他事情一样，这些理想特性不能兼得

1. 相变存储器（PCM，phase change memory）
2. 磁阻式存储器（MRAM，Magnetoresistive RAM）
3. 电阻式/阻变存储器（RRAM，resistive ram）
   4.铁电存储器（FeRAM， Ferroelectric RAM）
4. 赛道存储器（Racetrack Memory）
5. 石墨烯存储器（Graphene Memory）
6. 忆阻器（Memristor，也是一种RRAM）
7. 自旋电子磁性内存(STT-MRAM spin-transfer-torque magnetic RAM 是MRAM的二代产品)
   想象一下这样的情景：计算机即使在电源故障时也不会丢失数据；笔记本电脑电池可以使用几天时间而不必充电；手持电脑和手机配备有海量存储器；而PC只需要按一下电源开关，就可以从昨天关机的状态立即开始[1]。本文介绍了eNVM的基础以及现有的模型和未来可能的应用。

二、eNVM单元结构和器件级的挑战

eNVM技术有相同点和不同点。相同点： ①都是非易失的②都是双端装置③都用电阻值来表示状态。高阻态HRS(off)和低阻态(on)，它们的转换由电激励触发。 不同点： 具体的转换机制与原理不同。 这些不同的物理机制使不同器件有不同性质，也就有了不同的应用。每种eNVM的模型可参考论文。

2.1 STT-MRAM

由图可知，STT-MRAM由两层不同厚度的铁磁层及一层几个纳米厚的非磁性隔离层组成，它是是通过自旋电流实现信息写入的。较薄的磁铁层为自由层，厚的为固定层。工作的详细原理可以参考百度百科。

状态转换机制：两个磁铁层的磁矩的平行和反平行状态。反平行时为高阻态，平行时为低阻态。
优点：与SRAM相比，STT-MRAM除了继承了低编程电压、高读写速度、长寿命的优点，还有更小的面积。有望在L3中替代内嵌存储器。器件的加工与生产技术成熟。
挑战：隧道磁阻率很小，on和off状态的区别不易被检测到；两个状态存在能量壁垒，故热稳定性和写入电流密度不可兼得；水平规模的缩减受长宽比的限制，且为了热稳定性要实现形状的各向异性。于是STT-MRAM的设计趋势变化如下图。

缺点：与硅CMOS的工艺兼容性较差；费用高。

2.2 PCRAM

PCRAM单元由上下电极和相变材料层构成。通过在相变材料层上施加不同强度和不同时长的电脉冲使其有晶态(LRS)向非晶态(HRS)转变，两种状态下呈现明显不同的电阻系数，以此存储数据。有些相变材料比较优秀，两种状态下电阻系数隔了五个数量级，于是可以实现MLC，一个单元存储2bit甚至多bit。

但这样的机制也带来了问题：为了融化相变材料至非晶相状态，写电流往往很大；两种状态的转变时间也很长；非晶相还可能导致电阻漂移，影响数据保持时间。尽管如此，PCRAM还是有很多优点：加工制造技术成熟，与硅CMOS工艺兼容性好。

2.3 RRAM

RRAM的状态转换机制取决于一根“导电丝”，导电丝的形成与断裂决定了LRS和HRS，导电丝的组成成分将RRAM分成了两个子集。导电丝是氧空穴的称为OxRAM,，导电丝是金属原子的称为CBRAM，其中CBRAM的on\off ratio 更大但寿命更短。导电丝机制使RRAM要求的写电流更小，但它也带来许多问题：导电丝的形状似无法控制的，每个单元每个周期的导电丝都不同，阻值也就不同，于是需要采用迭代编程的方法将其编到设定值，这就造成了写延迟，导电丝不稳定还造成随即电报噪声。另外，当导电丝太细时，数据保持时间会受到影响。
尽管如此，比较包括自旋转移在内的几种存储器，其中最典型的代表就是忆阻变，通过不断的研究发展，当前的RRAM容量很大，速度很快能耗很低，所以也认为RRAM也是下一代代替DRAM的一个很好的选择。

三、eNVM阵列结构和电路设计挑战

在两种结构中，eNVM单元的顶电极接BL，底电极接选择器。

3.1 1T1R阵列

在这个结构中，每个eNVM单元都和一个三极管串联，eNVM底电极接三极管的漏极，三极管源极接SL，栅极接WL。这样一来调节WL的电压可以控制写入电流。在这个结构中，每个单元 都可以被随机地、独立地选取，每个只有selected和unselected两个状态，选中的单元和未选中的单元被隔离开，不会有串扰。下图为1T1R结构图。接下来将分别介绍这个结构下的读操作和写操作。

首先不论是读还是写，被选中的单元的WL一定会置一个电压以选通晶体管。为被选择的单元，WL BL SL均接地。
写1：即set，将BL置写电压，SL接地。

写0：即reset，将SL置写电压，SL接地。电流反向。（PCRAM不存在反向）电流的正负会使envm单元按前所述的机制发生对应变化，从而使其呈现对应的阻值（0，1状态）

读：BL置读电压，SL接地。检测电路可以根据电流大小判断该单元状态。

这个结构的问题在于，RRAM的总芯片面积取决于晶体管占用的面积，因此存储密度较低。当面积减小时所能提供的写电流也减小，往往达不到要求。

3.2 crossbar阵列

也称为交叉阵列，是二维半导体制作工艺下能达到的最高互联结构。crossbar array中每个eNVM单元都与一个双端选择器串联，这个选择器的选择等会儿回讲到。每个单元实质上有三个状态：选通、未选通、半选通。

crossbar array的优势是：总面积更小，集成度更高。
写：有两种写入方案。分别是V/2,V/3方案。首先在两种方案中，对于选通的单元来说，写1时WL接Vw，BL接地，写0时反过来。对于未选通的单元，在V/2方案中WL BL均接Vw/2，这样做的意义是：半选通的单元上电压为Vw/2(而非Vw)，未选通的单元电压为0(理论上是，但实际有IR drop)；Vw/3方案稍微复杂一点，未选单元电压偏置在写1和写0时是不同的。写1时WL置Vw/3，BL置2Vw/3；写0时反过来。这样半选通和未选通单元都只有Vw/3的电压，只是方向不同。该方案比V/2方案更稳定，因为V/3电压更低，更不容易对单元造成影响。但V/2方案能耗更低，因为为选通单元上的电压是0。
在实际应用时，为了抵消IR drop带来的影响，写入电压往往要比理论值高。但又不能过高，一旦过高，V/3 V/2就可能改变对未选通单元的阻值。


读：两种方案下读的方式一样，将所有BL置Vread，把想读取的行的WL置0,其它WL置Vread。若每列的末尾都有一个S/A，那么一行可以并行读取。但S/A的面积往往大于列间距，故几列共同用一个。这里的S/A可以是检测电压的，也可以是检测电流的，当BL较长、LRS电阻值较高时，用电流模式检测会比较快。

不足：crossbar array不支持STT-MRAM；IR drop和sneak current问题严重。
改进办法是增加LRS的阻值减少互联电阻的影响、提高I-V的非线性特性抑制sneak current。

对于RRAM的crossbar array，有两种方法减小费用并提高密度：①multilayer crossbar array②multilevel cell

3.2.1 crossbar array的选择器(selector)

上面提到了每个eNVM单元都与一个选择器selector串联。这个选择器是很重要的。目前，实现大规模的crossbar array的主要挑战就是selector的选用。selector的性质必须与eNVM单元的特性相匹配。其中评价指标有两个：I-V非线性、驱动电流密度(提供足够的写电流)。
selector的I-V特性分为指数和门限，门限的曲线更陡峭更理想。目前门限selector已经实现了>10⁷的非线性，>5MA/cm²的驱动电流密度，陡峭的斜坡特性，可调节门限(0.3~0.7V).
但selector的存在必然会分压，输入电压不得不增大。最最好的解决办法就是找到本身具备I-V非线性的eNVM单元，这样一来就不再需要selector了。

总结

引用标注

[1]http://www.eepw.com.cn/news/trackback.aspx?ArticleID=4239
[2]https://blog.csdn.net/weixin_36145588/article/details/73794054