- 博客(1)
- 资源 (1)
- 收藏
- 关注
RSS订阅
原创 Verilog数字钟
使用Verilog语言进行的数字钟的编写，FPGA开发板亲测正常大学生一个，第一次自己做的东西，写出来分享在这里插入代码片一下，有不对的地方请大家批评指正。这次的做的题是：设计一个数字钟，该数字钟能进行正常的时，分计时功能，且能对数字钟的时间进行调整。该数字钟有3个按键，按键1为功能键，用于数字钟在“正常计时”，“时调整”，“分调整”这三个功能之间切换；按键2,3用于调整时间，仅当数字钟处于...
2019-10-31 08:17:03
5757
1
clocka.v 数字钟代码
使用Verilog进行数字钟编写，设计一个数字钟，该数字钟能进行正常的时，分计时功能，且能对数字钟的时间进行调整。
该数字钟有3个按键，按键1为功能键，用于数字钟在“正常计时”，“时调整”，“分调整”这三个功能之间切换；按键2,3用于调整时间，仅当数字钟处于“时调整”或“分调整”时有效，分别对应加一和减一操作。
2019-10-31
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人