- 博客(5)
- 收藏
- 关注
RSS订阅原创 中断和异常
异常是改变程序流的事件，当其产生时，处理器会暂停当前正在执行的任务，转而执行一段被称为异常处理的程序。在异常处理完成后，处理器继续正常的程序执行。对于arm架构来说中断就是异常的一种，一般由外设或者输入产生，有时也可由软件触发，如果异常请求来自外部则成为IRQ（中断请求）。中断的异常处理被称为中断服务程序(ISR)。当中断请求发生时，且需要处理器服务时，会执行以下流程：（1）NVIC接收到来自外部的中断请求IRQ（2）程序流退出当前程序线程，暂停当前执行的任务。
2023-06-13 09:09:35
338
1
原创 ARM Cortex-M架构基本概念
R13寄存器可以作为stack pointer，SP用于记录当前堆栈的地址，当在不同任务中切换时，SP用于保存上下文（一般来说，SP寄存器中的地址是当前正在执行的指令所在的地址）Cortex-m0中可以将SP细化成MSP和PSP：在应用程序中，需要特权访问时使用MSP，例如异常访问和系统内核访问；R14可用于链式寄存器，主要功能:（1）用于保存子程序或者一个程序调用的返回地址 （2）当程序调用结束后，将LR中的返回地址加载到程序计数器(PC)中。(1)R0-R7可以被任意指令访问。
2023-06-12 22:36:04
1796
原创 关于VCS RALGEN生成后门路径的配置
在项目中生成后门路径发现脚本自动生成ralf文件中需要指定一些路径，才可在寄存器模型生成后门路径，ralgen userguide只提供了具体语法，所以记录一下一些关于脚本生成和环境配置的内容。
2023-05-29 14:00:04
666
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人