自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(3)
  • 收藏
  • 关注

原创 试商法除法器原理及verilog代码

设被除数dividend为A,除数divisior为B,位宽分别为M、N。二进制除法实际上和十进制的除法计算过程一样,下图是100110除110的例子。而这种算法本质上是从被除数的第一位开始,截取宽度N的部分Q,例子中计算第一位是Q = 100.判断Q是否比除数B的某一倍数大,取最大的倍数作为当前位的商。二进制除法即是判断Q是否比B大,如果比B大,那么商这一位是1,并取Q-B的结果作为下一次判定的Q。如果Q小于B,那么这一位商结果是0,同时Q按顺序再取一位,得到N+1宽度的Q,再次进行判定。

2023-02-06 01:02:29 1229

原创 基2-booth乘法器原理及verilog代码

基2-booth乘法器及其verilog代码

2023-02-05 14:00:06 1724 5

原创 流水线乘法器的原理及verilog代码

流水线乘法器的原理及verilog代码

2023-02-05 01:43:43 2782

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除