DXP2004 warning / error/注意事项

底下红色部分是自己的解决办法

参考博客地址：

http://fqj2008.good.blog.163.com/blog/static/6535584020107691347957/

http://hi.baidu.com/282535629/blog/item/15f77825a0ecee6634a80f8a.html

在PROTEL DXP2004中的DRC规则检查项目,仅供参考:
PROTEL DXP2004 DRC 规则英文对照

一、Error Reporting 错误报告

A：Violations Associated with Buses 有关总线电气错误的各类型（共12项）

1. bus indices out of range 总线分支索引超出范围
2. Bus range syntax errors 总线范围的语法错误
3. Illegal bus range values 非法的总线范围值
4. Illegal bus definitions 定义的总线非法
5. Mismatched bus label ordering 总线分支网络标号错误排序
6. Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线
7. Mismatched bus widths 总线宽度错误
8. Mismatched bus section index ordering 总线范围值表达错误
9. Mismatched electrical types on bus 总线上错误的电气类型
10. Mismatched generics on bus (first index) 总线范围值的首位错误
11. Mismatched generics on bus (second index) 总线范围值末位错误
12. Mixed generics and numeric bus labeling 总线命名规则错误

B：Violations Associated Components 有关元件符号电气错误（共20项）

1. Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用
2. Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符
3. Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失
4. Component contaning duplicate sub-parts 元件中出现了重复的子部分
5. Component with duplicate Implementations 元件被重复使用
6. Component with duplicate pins 元件中有重复的管脚
7. Duplicate component models 一个元件被定义多种重复模型
8. Duplicate part designators 元件中出现标示号重复的部分
9. Errors in component model parameters 元件模型中出现错误的的参数
10. Extra pin found in component display mode 多余的管脚在元件上显示
11. Mismatched hidden pin component 元件隐藏管脚的连接不匹配
12. Mismatched pin visibility 管脚的可视性不匹配
13. Missing component model parameters 元件模型参数丢失
14. Missing component models 元件模型丢失
15. Missing component models in model files 元件模型不能在模型文件中找到
16. Missing pin found in component display mode 不见的管脚在元件上显示
17. Models found in different model locations 元件模型在未知的路径中找到
18. Sheet symbol with duplicate entries 方框电路图中出现重复的端口
19. Un-designated parts requiring annotation 未标记的部分需要自动标号
20. Unused sub-part in component 元件中某个部分未使用

C：violations associated with document 相关的文档电气错误（共10项）

1. conflicting constraints 约束不一致的
2. duplicate sheet symbol name 层次原理图中使用了重复的方框电路图
3. duplicate sheet numbers 重复的原理图图纸序号
4. missing child sheet for sheet symbol 方框图没有对应的子电路图
5. missing configuration target 缺少配置对象
6. missing sub-project sheet for component 元件丢失子项目
7. multiple configuration targets 无效的配置对象
8. multiple top-level document 无效的顶层文件
9. port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口
10. sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口

解决方法：在子原理框图中加入对应的PORT

D：violations associated with nets 有关网络电气错误（共19项）

1. adding hidden net to sheet 原理图中出现隐藏网络
2. adding items from hidden net to net 在隐藏网络中添加对象到已有网络中
3. auto-assigned ports to device pins 自动分配端口到设备引脚
4. duplicate nets 原理图中出现重名的网络
5. floating net labels 原理图中有悬空的网络标签
6. global power-objects scope changes 全局的电源符号错误
7. net parameters with no name 网络属性中缺少名称
8. net parameters with no value 网络属性中缺少赋值
9. nets containing floating input pins 网络包括悬空的输入引脚
10. nets with multiple names 同一个网络被附加多个网络名
11. nets with no driving source 网络中没有驱动
12. nets with only one pin 网络只连接一个引脚
13. nets with possible connection problems 网络可能有连接上的错误
14. signals with multiple drivers 重复的驱动信号
15. sheets containing duplicate ports 原理图中包含重复的端口
16. signals with load 信号无负载
17. signals with drivers 信号无驱动
18. unconnected objects in net 网络中的元件出现未连接对象
19. unconnected wires 原理图中有没连接的导线

E：Violations associated with others有关原理图的各种类型的错误(3项)

1. No Error 无错误
2. Object not completely within sheet boundaries 原理图中的对象超出了图纸边框
3. Off-grid object原理图中的对象不在格点位置

F：Violations associated with parameters 有关参数错误的各种类型

1. same parameter containing different types 相同的参数出现在不同的模型中
2. same parameter containing different values 相同的参数出现了不同的取值

二、Comparator 规则比较

A：Differences associated with components 原理图和PCB上有关的不同(共16项)

1. Changed channel class name 通道类名称变化
2. Changed component class name 元件类名称变化
3. Changed net class name 网络类名称变化
4. Changed room definitions 区域定义的变化
5. Changed Rule 设计规则的变化
6. Channel classes with extra members 通道类出现了多余的成员
7. Component classes with extra members 元件类出现了多余的成员
8. Difference component 元件出现不同的描述
9. Different designators 元件标示的改变
10. Different library references 出现不同的元件参考库
11. Different types 出现不同的标准
12. Different footprints 元件封装的改变
13. Extra channel classes 多余的通道类
14. Extra component classes 多余的元件类
15. Extra component 多余的元件
16. Extra room definitions 多余的区域定义

B：Differences associated with nets 原理图和PCB上有关网络不同（共6项）

1. Changed net name 网络名称出现改变
2. Extra net classes 出现多余的网络类
3. Extra nets 出现多余的网络
4. Extra pins in nets 网络中出现多余的管脚
5. Extra rules 网络中出现多余的设计规则
6. Net class with Extra members 网络中出现多余的成员

C：Differences associated with parameters 原理图和PCB上有关的参数不同（共3项）

1. Changed parameter types 改变参数类型
2. Changed parameter value 改变参数的取值
3. Object with extra parameter 对象出现多余的参数

【Violations Associated with Buses】栏——总线电气错误类型
（1）【Bus indices out of range】：总线分支索引超出范围。总线和总线分支线共同完成电气连接，每个总线分支线都有自己的索引，当分支线索引超出了总线的索引范围时，将违反该规则。
（2）【Bus range syntax errors】：总线范围的语法错误。总线的命名通常是由系统缺省设置的，但用户也可以自己命名总线，当用户的命名违反总线的命名规则时，将违反该规则。
（3）【Illegal bus definition】：非法的总线定义。例如，总线与导线相连时，将违反该规则。
（4）【Illegal bus range values】：非法的总线范围值。总线的范围及总线分支线的数目，当两者不相等时，将违反该规则。
（5）【Mismatched bus label ordering】：总线分支线的网络标号的错误排列。通常总线分支线是按升序或降序排列，不符合此条件时将违反该规则。
（6）【Mismatched bus widths】：总线宽度的不匹配。
（7）【Mismatched Bus-Section index ordering】：总线索引的错误排序。
（8）【Mismatched Bus/Wire object in Wire/Bus】：导线与总线间的不匹配。
（9）【Mismatched electrical types on bus】：总线上电气类型的错误。
（10）【Mismatched Generics on bus(First Index)】：总线范围值的首位错误。总线首位英语总线分支线的首位对应，如果不满足，将违反该规则。
（11）【Mismatched Generics on bus(Second Index)】：总线范围值的末位错误。
（12）【Mixed generic and numeric bus labeling】：总线网络标号的错误。采用了数字和符号的混合编号。
? 【Violations Associated with Components】栏——元件电气错误类型
（1）【Component Implementation with duplicate pins usage】：原理图中元件的管脚被重复使用了。
（2）【Component Implementation with invalid pin mappings】：出现了非法的元件管脚封装。元件的管脚应与管脚的封装一一对应，不匹配时将违反该规则。
（3）【Component Implementation with missing pins in sequence】：元件管脚序号丢失。元件管脚的命名出现不连贯的序号，将违反该规则。
（4）【Component containing duplicate sub-parts】：元件中包含了重复的子元件。
（5）【Component with duplicate Implementations】：在一个原理图中元件被重复使用了，该错误通常出现在层次原理图的设计中。
（6）【Component with duplicate pins】：元件中出现了重复的管脚
（7）【Duplicate Component Models】：一个元件被定义多种重复模型。
（8）【Duplicate Part Designator】：存在重复的元件标号。
（9）【Errors in Component Model Parameters】:元件模型中出现参数错误。
（10）【Extra pin found in component display mode】：元件显示模型中出现多余的管脚。
（11）【Mismatched hidden pin connections】：隐藏管脚的电气连接错误。
（12）【Mismatched pin visibility】：管脚的显示与用户的设置不匹配。
（13）【Missing Component Model Parameters】：元件模型参数丢失。
（14）【Missing Component Models】：元件模型丢失。
（15）【Missing Component Models in Model Files】：元件模型在模型文件中找不到。
（16）【Missing pin found in component display mode】：元件的显示中缺少某一管脚。
（17）【Models Found in Different Model Locations】：元件模型在另一路径而不是在指定路径中找到。
（18）【Sheet Symbol with duplicate entries】：方块电路图中出现了重复的端口。为防止该规则被违反，建议用户在进行层次原理图的设计时，在单张原理图上采用网络标号的形式建立电气连接，而不同的原理图间采用端口建立电气连接。
（19）【Un-Designated parts requiring annotation】：未被标号的元件需要自动标号。
（20）【Unused sub-part in component】：集成元件的某一部分在原理图中未被使用。通常对未被使用的部分采用管脚悬空的方法，即不进行任何的电气连接。
? 【Violations Associated with documents】栏——文档电气连接错误类型
（1）【Conflicting Constraints】：互相矛盾的制约属性。
（2）【Duplicate sheet numbers】：重复的图纸编号。
（3）【Duplicate sheet Symbol names】：层次原理图中出现了重复的方块电路图。
（4）【Missing child sheet for sheet symbol】：方块电路图中缺少对应的子原理图。
（5）【Missing Configuration Target】：缺少任务配置。
（6）【Missing sub-Project sheet for component】：元件丢失子项目。有些元件可以定义子项目，当定义的子项目在固定的路径中找不到时将违反该规则。
（7）【Multiple Configuration Targets】：出现多重任务配置。
（8）【Multiple Top-Level Documents】：多重一级文档。
（9）【Port not linked to parent sheet symbol】：子原理图中电路端口与主方块电路中端口间的电气连接错误。
（10）【Sheet Entry not linked child sheet】电路端口与子原理图间存在电气连接错误。

我的方法：在子原理框图中加入对应的PORT
? 【Violations Associated with Nets】栏——网络电气连接错误类型
（1）【Adding hidden net to sheet】：原理图中出现隐藏的网络。
（2）【Adding Items from hidden net to net 】：从隐藏网络中添加对象到已有网络中。
（3）【Auto-Assigned Ports To Device Pins】：
（4）【Duplicate Nets】：原理图中出现了重复的网络。

我的做法：在顶层原理图上加上端口或原型。
（5）【Floating net labels】：原理图中出现了悬空的网络标号。
（6）【Floating power objects】：原理图中出现了悬空的电源符号。
（7）【Global Power-Object scope changes】：全局的电源符号错误。
（8）【Net Parameters with no name】：网络属性中缺少名字。
（9）【Net Parameters with no value】：网络属性中缺少赋值。
（10）【Nets containing floating input pins】：网络中包含悬空的输入管脚。
如果已经连上了线，还有此提示，建议重新画一张**.SCHLIB再连线

（11）【Nets with multiple names】：同一个网络被附加多个网络名。
（12）【Nets with no driving source】：网络中没有驱动源。

我的做法：自己画一张对应的.schlib
（13）【Nets with only one pin】：一个网络只存在一个管脚。
（14）【Nets with possible connection problems】：网络中存在连接错误。
（15）【Sheets containing duplicate ports】：原理图中包含重复的端口。

找出多余的port，然后删除

（16）【Signals with multiple drivers】：信号存在多个驱动源。
（17）【Signals with no driver 】：信号没有驱动源。
（18）【Signals with no load】：信号缺少负载。
（19）【Unconnected objects in net】：网络中的元件出现未连接的对象。
（20）【Unconnected wires】：原理图中存在没有电气连接的导线。
? 【Violations Associated with Others】栏——其他的电气连接错误
（1）【No Error】：没有连接错误。
（2）【Object not completely within sheet boundaries】：对象超出了原理图的范围，可以通过改变图纸大小的设置来解决。
（3）【Off-grid object(0.05grid)】：对象没有处在格点的位置上。

解决方法：将元件处在格点的位置有利于元件电气连接特性的完成，警告会消失。
? 【Violations Associated with Parameters】栏——参数错误类型
（1）【Same parameter containing different types】：相同的参数被设置了不同的类型。
（2）【Same parameter containing different values】：相同的参数被设置了不同的值。

常见错误及改正：

nets containing multiple similar objects.--------->删除port

Processing Rule : Room 文档 (Bounding Region = (0mil, 0mil, 0mil, 0mil) (InComponentClass('文档名字'))的解决方法:

打开DXP的PCB编辑页面 选择Design->rules->placement->Room Definition 然后把这里面有的规则都删了，room空间有点模块化原件的意思，一般很少用。（或将PCB板右下角的文字删除掉）

注意事项：

创建一个新元件：引脚上只有一端是电气连接点，你必须将这一端放置在元件实体外。非电气端有一个引脚名字靠着它。