- 博客(2)
- 资源 (2)
- 收藏
- 关注
原创 FPGA从rom中读数
开发环境ise14.7 第一步将实现 module rom_top( input wire clk, input wire rst_n, input wire [8:0] rd_addr, output wire [7:0] ...
2019-10-23 16:08:37 3271
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
开发环境ise14.7 第一步将实现 module rom_top( input wire clk, input wire rst_n, input wire [8:0] rd_addr, output wire [7:0] ...
2019-10-23 16:08:37 3271
TA创建的收藏夹 TA关注的收藏夹
TA关注的人