如何配置DSI时钟频率

[DESCRIPTION] 计算DSI数据速率的方式，以及如何配置时钟clk的方式 [KEYWORD] dsi、data rate、mipi clk [SOLUTION] 1、DSI vdo mode下的数据速率data_rate的计算公式为： Data rate= (width+VSA+VBP+VFP)*(height+HSA+HBP+HFP)* total_bit_per_pixel*frame_per_second/total_lane_num 2、DSI cmd mode下的数据速率data_rate的计算公式为： Data rate= width*height*1.2* total_bit_per_pixel*frame_per_second/total_lane_num 参数注释： data_rate ： 表示的是数据速率 width，height  ：屏幕分辨率 VSA VBP VFP ：DSI vdo mode的vertical porch配置参数 HSA HBP HFP ：DSI vdo mode的horizontal porch配置参数 total_bit_per_pixel ：表示的是一个pixel需要用几个bit来表示，比如RGB565的话就是16个bit frame_per_second ：就是我们通常看到的fps，叫做帧率，表示每秒发送多少个帧，一般是60帧每秒 total_lane_num ：表示的是data lane的对数。 3、DSI采用的是双边采样，则clk等于数据速率的一半，因此： clk=data_rate/2 有两种配置clk的方式，第一种方式配置四个参数得到，第二种配置方式直接配置频率，建议采用第二种。 第一种方式:     params->dsi.pll_div1   = ;  //配置范围为0,1,2,3的时候，对应的div1_real等于1，2，4,4     params->dsi.pll_div2   = ;  //配置范围为0,1,2,3的时候，对应的div2_real等于1，2，4,4     params->dsi.fbk_div   = ;  //范围 0..63     params->dsi.fbk_sel   = ;  //配置范围为0,1,2,3的时候，对应的fbk_sel_real等于1，2，4,4            输出频率=26MHz*fbk_div*(2*fbk_sel_real)/(div1_real*div2_real) 第二种方式：     params->dsi.PLL_CLOCK = LCM_DSI_6589_PLL_CLOCK_234;//这里举例89平台，使用一个宏，表示配置的clk等于234MHz。但是在89之后的平台，使用直接配置一个频率数字的方式，比如234，表示234MHZ） 4、在lcm porting过程中，这些参数都定义在lcm_drv.h文件中的LCM_DSI_PARAMS结构体中，随着平台的发展，或许有所不同，但是基本原理都是一致的，如何配置clk的大小，请先根据自己的帧率、像素格式、porch值、屏的分辨率、data lane对数等计算出data_rate，然后计算出clk。