- 博客(8)
- 资源 (2)
- 收藏
- 关注
原创 CONFREG 模块的设计和“基于 CONFREG 模块编写中断“实践
中断?简单来说就是 CPU 停下当前的工作任务,去处理其他事情,处理完后回来继 续执行刚才的任务,这一过程便是中断。中断是一个事件。这样的事件与 CPU 芯片 内外部硬件电路产生的电信号相对应。中断分为同步中断和异步中断。同步中断——同步中断是当指令执行时由控制单元产生的,之所以称为同步,是 因为只有在一条指令终止执行后 CPU 才会发出中断。由于信号来自 CPU 内 部,也称为内部中断。异步中断——异步中断是由其他硬件设备依照 CPU 时钟信号随机产生的。由于 信号来自 CPU 外部,也称为外部中断。
2024-07-19 00:14:55 596
原创 UART 模块的设计和“基于 UART 模块编写串口发送函数、串口接收中断服务函数“实践
UART(Universal Asynchronous Receiver/Transmitter,UART)作为一种串行、异 步、全双工的通信协议,将所需传输的数据一位接一位地传输。UART 传输采用 LSB 的方式,也就是先发送一个字节的低位,再发送高位。其特点是通信线路简单, 只要一对传输线就可以实现双向通信,大大降低了成本。异步通信以一个码流为传输单位,通信中两个码流间的时间间隔是不固定的,然而在 同一个码流中的两个相邻位间的时间间隔是固定的。
2024-07-18 00:04:00 511
原创 基于FPGA的CNN卷积神经网络加速器
目录1、本文背景2、高级设计2.1数学概述:3、硬件设计3.1 输入图像3.2 VGA/摄像头3.3卷积第一层3.4 池化层3.4 卷积第二层3.5部分和3.6第一个全连接层3.7第二个全连接层4、软件设计5、系统设计6、测试7、硬件错误和问题8、结果10、可用性11、结论12、知识产权注意事项13、改进和未来工作14、Verilog代码和C代码1、本文背景神经网络是一种基于大脑神经网络的机器学习模型..
2021-07-20 01:57:16 9668 3
基于FPGA设计的SPI 通信模块的设计和基于 SPI 模块与 W25Q128 型号的 SPI FLASH 芯片通信实践
2024-07-15
CNN_Array_on_FPGA_A_Design_Based_on_Verilog_HDL.pdf
2021-05-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人