FPGA设计小结

1.编写可综合代码尽量不用task生成较为复杂的时序。不然可能综合产生无法预知的错误。遇到过这种情况:在编写一个读写时序时用task无法正常读写;不用task,用与task完全相同的逻辑编写即可正常读写。因此使用task要十分小心;

2.复位时应该初始化重要的信号。遇到这种情况:在复位时只初始化了状态机初始状态,没初始化一些寄存器与管脚,将大部分寄存器初始化工作放在了状态机初始状态实现,结果FPGA无法进行正常工作,在复位操作中加入初始化操作,问题才得以解决。

3.状态机编码最好使用one-hot编码。虽然增加了寄存器,但减少了状态机译码电路,减少了电路延时。

©️2020 CSDN 皮肤主题: 大白 设计师: CSDN官方博客 返回首页
实付0元
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值