I2C总线学习
求佛_ce123
专注于嵌入式软件开发
展开
-
I2C总线学习—查缺补漏—应答信号ACK
I2C总线学习—查缺补漏—应答信号ACK IIC协议规定,当主机作为接收设备时,主机对最后一个字节不应答,以向发送设备(从设备)标识数据传送结束。这是因为每次传输都应得到应答信号后再进行下一个字节传送。如果此时接收机应答了,那它就接收的不是最后一个字节了。如果是最后一个字节,第9个时钟周期发送的是非应答信号(此时发送的不是应答信号就是非应答信号),最后发送停止信号。原创 2011-10-24 19:00:47 · 11843 阅读 · 2 评论 -
I2C总线学习—查缺补漏—S3C2440的I2C控制器
I2C总线学习—查缺补漏—S3C2440的I2C控制器 学习了IIC总线协议的理论部分,觉得应该学习具体操作2440的IIC控制器,毕竟最终都是为了学习S3C2440,所以就把这一部分补上。 S3C2440的I2C接口有四种工作模式:主机发送器、主机接收器、从机发送器、从机接收机。其内部结构如下图所示。 从上图可以看出,S3原创 2011-10-31 23:59:52 · 7636 阅读 · 1 评论 -
【博文汇总】I2C总线学习
将这一周学习I2C总线的文章汇总一下。基础知识学习触发器的建立时间和保持时间如何学习总线技术TTL电平和CMOS电平深入理解关于I2C和SPI总线协议I2C总线深入浅出I2C总线信号时序总结对I2C总线协议的一些理解对I2C总线的时钟同步和总线仲裁的深入理解I2C总线学习终结,开始SPI总线的学习深入理解IIC总线时序原创 2011-10-21 21:31:56 · 5905 阅读 · 6 评论 -
关于I2C和SPI总线协议
关于I2C和SPI总线协议IICvs SPI 现今,在低端数字通信应用领域,我们随处可见IIC (Inter-Integrated Circuit) 和 SPI (Serial Peripheral Interface)的身影。原因是这两种通信协议非常适合近距离低速芯片间通信。Philips(for IIC)和Motorola(for SPI) 出于不同背景和市场需求制定了原创 2011-10-16 23:24:44 · 45419 阅读 · 23 评论 -
对I2C总线协议的一些理解
1、无论读与写,都是在时钟线为低时把数据送到数据总线上,在高时采样数据,把数据锁存到内部,所以读之前先把时钟线拉低,做好准备(数据线为高表示释放数据线),为接下来读数据做好准备。也就是时钟信号为低时,数据线上的高低电平才允许变化,时钟信号为高时,数据总线上的数据必须保持稳定。2、起始信号产生后,总线为被占用状态(SDA拉低);终止信号产生后,总线为空闲状态(SCL被释放了)。原创 2011-10-15 16:13:38 · 7041 阅读 · 11 评论 -
I2C总线深入浅出
I2C总线深入浅出 IIC总线,是INTER-IC串行总线的缩写。INTER-IC原文大意是用于相互作用的集成电路,这种集成电路主要由双向串行时钟线SCL和双向串行数据线SDA两条线路组成,由荷兰菲利浦公司于80年代研制开发成功。 IIC总线在传送数据时其速率可达100kbps,最高速率时可达400kbps,总线上允许连接的设备数主要决定于总线上的电容量,一般设定原创 2011-10-15 23:10:52 · 39069 阅读 · 19 评论 -
对I2C总线的时钟同步和总线仲裁的深入理解
对I2C总线的时钟同步和总线仲裁的深入理解 每一个IIC总线器件内部的SDA、SCL引脚电路结构都是一样的,引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管、输入缓冲为一只高输入阻抗的同相器[1]。这种电路具有两个特点: ①由于SDA、SCL为漏极开路结构,借助于外部的上拉电阻实现了信号的“线与”逻辑;②引脚在输出信号的同时还将引脚上的电平进行检测,检测是否原创 2011-10-16 19:48:37 · 21347 阅读 · 9 评论 -
I2C总线串行串行输入输出结构
I2C总线串行串行输入输出结构 本文章以8XC552(飞利浦的一款微控制器)的IIC总线串行串行输入输出结构为例,深入理解IIC总线协议: IIC总线的串行输入输出结构保证了IIC总线的数据寄存器中能保存总线上的最新数据。SDAT和ACK组成一个9为的移位寄存器,它组成一个环状结构。串行输出的同时不断采入原创 2011-10-19 08:05:56 · 5838 阅读 · 4 评论 -
I2C总线学习—查缺补漏—对数据有效性的思考
I2C总线学习—查缺补漏—对数据有效性的思考IIC协议规定:SDA上传输的数据必须在SCL为高电平期间保持稳定,SDA上的数据只能在SCL为低电平期间变化。IIC期间在脉冲上升沿把数据放到SDA上,在脉冲下降沿从SAD上读取数据。这样的话,在SCL高电平期间,SDA上的数据是稳定的。在脉冲下降沿之后的保持时间以后,SDA上的数据可以变化,直到脉冲上升沿之前。原创 2011-10-24 00:19:14 · 5765 阅读 · 3 评论 -
I2C总线时序模拟(一)-加深理解总线协议
I2C总线时序模拟(一)-加深理解总线协议#include#define uchar unsigned charsbit sda=P2^0;sbit scl=P2^1;//用单片机的两个I/O口模拟I2C接口uchar a;***************************************************************************void原创 2011-10-16 00:26:14 · 11648 阅读 · 23 评论 -
I2C总线信号时序总结
I2C总线信号时序总结总线空闲状态 I2C总线总线的SDA和SCL两条信号线同时处于高电平时,规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态,即释放总线,由两条信号线各自的上拉电阻把电平拉高。 启动信号 在时钟线SCL保持高电平期间,数据线SDA上的电平被拉低(即负跳变),定义为I2C总线总线的启动信号,它标志着一次数据传输的开始。启动信号是一种电原创 2011-10-17 20:12:14 · 38182 阅读 · 10 评论 -
深入理解I2C总线时序的模拟
深入理解I2C总线时序的模拟原创 2011-10-28 20:24:09 · 7826 阅读 · 2 评论 -
I2C总线学习终结,开始SPI总线的学习
I2C总线学习终结,开始SPI总线的学习 学习IIC总线近一个星期了,由浅及深,慢慢的理解了很多的东西。但一直对IIC总线协议的总线时序不甚理解。对数据位的传送,懵懵懂懂,知其然,不知其所以然。查看了很多的资料,都是这样描述数据位的传输: 在I2C总线上传送的每一位数据都有一个时钟脉冲相对应(或同步控制),即在SCL串行时钟的配合下,在SDA上逐位地串行传送每一位数据。进行数据原创 2011-10-21 16:23:46 · 7024 阅读 · 4 评论 -
I2C总线时序模拟(二)-加深理解总线协议
/********************************************************************此程序是I2C操作平台(主方式的软件平台)的底层的C子程序,如发送数据及接收数据,应答位发送,并提供了几个直接面对器件的操作函数,它很方便的与用户程序连接并扩展..... 注意:函数是采用软件延时的方法产生SCL脉冲,固对高晶振频率要作原创 2011-10-21 15:43:16 · 6070 阅读 · 0 评论