VHDL例程
VHDL简单例程
Chen-xuan
FPGA开发
verilog,VHDL
展开
-
ROM(只读存储器)VHDL
words(第7行)表示存储在ROM中的字的数量,而bits(第6行)表示每个字的大小。代码中首先定义了一个新的类型vector_array(第14行),接着它被用来声明一个名为memory(第15行)的常量。这个例子展示的是一个8×8的R0M,下面的值(十进制):0,2,4,8,16,32,64和128分别被存储到地址0-7所选定的地址空间里(第15行-第22行)。第24行给出了使用ROM的例子。可以看出,电路内部包括预先存储的内容,并且由输入的地址(addr)来选择将哪个存储空间中的内容传送到输出端。原创 2024-07-15 21:58:10 · 211 阅读 · 0 评论 -
简易桶形移位寄存器VHDL
图给出了一个简单桶形移位寄存器的电路图。在这个例子中,输出值或者是输人矢量左移一位得到的结果,或者就等于输人矢量(不进行移位)。当输入矢量左移一位(sit=1)时,oup(0)=‘0’,outp(i)=inp(i-1),1≤i≤7。移位后空出的最低位将充’0’(如电路图的左下角所示)。当输人矢量不移位时,输出与输入相同。下面给出了完整的VHDL代码,其中展示了FOR/LOOP语句的使用方法。原创 2024-07-15 21:09:19 · 210 阅读 · 0 评论 -
多路选择器VHDL
多路选择器,VHDL原创 2024-07-13 19:24:47 · 489 阅读 · 0 评论