makefile
1 语法:
target … : prerequisites … command … …
target也就是一个目标文件,prerequisites依赖文件,command为命令,command必须以制表符开始。 当prerequisites中如果有一个以上的文件比target文件要新的话,command所定义的命令就会被执行。
2 示例:
main.o : main.c defs.h cc -c main.c
3 自动推导
main.o : defs.h cc -c main.c
4 清空目标文件
.PHONY : clean clean : -rm edit $(objects)
5 多重目标:
bigoutput littleoutput : text.g generate text.g -$(subst output,,$@) >; $@
-$(subst output,,$@)中的“$”表示执行一个Makefile的函数,函数名为subst,截取字符串的意思 “$@”表示目标的集合,就像一个数组,“$@”依次取出目标,并执于命令。
6 静态模式
objects = foo.o bar.o all: $(objects) $(objects): %.o: %.c $(CC) -c $(CFLAGS) $< -o $@
命令中的“$<”和“$@”则是自动化变量,“$<”表示所有的依赖目标集(也就是“foo.c bar.c”),“$@”表示目标集(也就是“foo.o bar.o”)。
7 自动生成依赖性
%.d: %.c @set -e; rm -f $@; \ $(CC) -M $(CPPFLAGS) $< >; $@.$$$$; \ sed 's,\($*\)\.o[ :]*,\1.o $@ : ,g' < $@.$$$$ >; $@; \ rm -f $@.$$$$
每个.c文件都会生成对应的.d文件,自动生成头文件的依赖关系,如: 即把依赖关系: main.o : main.c defs.h 转成: main.o main.d : main.c defs.h
接下来在主makefile中加入include即可 sources = foo.c bar.c include $(sources:.c=.d
嵌套执行 make subsystem: cd subdir && $(MAKE) 其等价于: subsystem: $(MAKE) -C subdir