char_int_float的博客

摘要：本文介绍了Cyclone IV EP4CE30芯片的DDR2接口设计要点。该器件包含8个Bank组，其中Bank3/4/7/8支持200MHz高速接口，Bank1/2/5/6支持差分I/O标准。DDR2信号分组要求：每组DQS、DQM和DQ必须绑定，且需分配至FPGA对应功能的引脚。时钟建议使用专用差分引脚以降低抖动（<50ps）。电源配置需注意：Bank3/4采用1.8V供电，VREFB设为0.9V。OCT校准电阻RUP/RDN需正确连接，不能用作普通I/O。设计时应参考官方手册中的I/O功能

DDR硬件设计指南(以DDR2为例)

DAC输出2.5+0.3125=2.8125V，3V ≥ 2.8125V → 第0位置1，最终结果1001（对应2.8125V，量化误差0.1875V）。DAC输出2.5+1.25=3.75V，3V < 3.75V → 第2位置0，结果1000（2.5V）。DAC输出2.5+0.625=3.125V，3V < 3.125V → 第1位置0，结果1000。DAC输出2.5V，3V ≥ 2.5V → 第3位置1，当前结果1000（2.5V）。所有位确定后，SAR中存储的值即为输入电压的数字输出。

DCDC选型主要关注的参数及影响,附选型参考建议

DC-DC开关电源电感选型参数计算

基于DC-DC应用，电感对应参数的影响

1.1 耐压(Vmax)：＞ 至少1.2 *最大工作电压，应用电路超过耐压，PPTC会击穿(短路)1.2 保持电流(Ihold)：＞ 至少1.2 *最大工作电流，最大通常不超过2.5倍1.3 跳闸电流(Itrip)：大于这个电流PPTC呈高阻态1.4 最大电流(Imax)：应用中，超过这个电流，PPTC会烧毁(开路)1.5 消耗功率(Pd)：处于断开状态时典型功耗1.6 初始态阻值(Rmin)：上电时PPTC的阻值1.7 动作时间：进入高阻保护状态的时间，短路电流越高，时间越短。