VHDL
两片森林
这个作者很懒,什么都没留下…
展开
-
移动速度可控的字符集自动循环显示 VHDL设计与实现
作者:chenjieb520一.设计目的学习较复杂的数字系统设计方法。二.设计内容利用状态机,移位寄存器和数控分频器,在DE2平台上实现字符“HELLO”的从右向左自动循环显示,移动速度可控(字符以每0.1~1秒一次的速度移动),在HEX7~HEX0上循环显示“HELLO”,“HELLO”从左边移出后,再从右边重新开始显示。三.程序设计原理 (1) 新建一个Quar原创 2012-03-03 20:15:45 · 3443 阅读 · 1 评论 -
七段数码显示字符 VHDL设计与实现
作者:chenjieb520一.设计目的学习七段数码管显示译码器设计,学习VHDL的CASE语句应用及多层次设计方法。二.设计内容利用译码程序,构造七段数码管,并完成编译、综合、适配、仿真和硬件测试。三.程序设计原理 实验步骤:请按照以下步骤实现七段解码器电路: (1) 新建一个QuartusⅡ工程,用以在DE2平台上实现所要求的电路。 (2) 建立一个VHD原创 2012-03-03 20:21:42 · 12662 阅读 · 0 评论 -
一位全加器 VHDL设计与实现
作者:chenjieb520一.设计目的熟悉Quartus II的VHDL文本设计流程全过程,学习组合电路的设计,仿真和测试。二.设计内容设计一位全加器,给出程序的设计、软件编译、仿真分析、硬件测试及详细实验过程。三.程序设计原理 实验步骤: (1) 新建一个QuartusⅡ工程,用以在DE2平台上实现所要求的电路。(2) 建立一个VHDL文件,实现一位全加原创 2012-03-03 20:11:05 · 28728 阅读 · 0 评论 -
3位BCD加法计数器 VDHL设计与实现
作者:chenjieb520一.设计目的学习BCD加法计数器的设计、分析和测试方法。二.设计内容设计一个3位BCD计数器,含异步清零和同步时钟使能。计数器的控制信号由DE2平台上的50 MHz时钟提供,再经过分频器降频到1HZ输出。计数器的输出显示在HEX2~HEX0上,用KEY0可以将计数器清零。三.程序设计原理 (1) 新建一个QuartusⅡ工程。 (2)原创 2012-03-03 20:05:05 · 8016 阅读 · 0 评论