verilog
chenjn10
这个作者很懒,什么都没留下…
展开
-
verilog_testarg
verilog testarg转载 2020-09-27 17:29:01 · 193 阅读 · 0 评论 -
Spef介绍
版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。本文链接:https://blog.csdn.net/hepiaopiao_wemedia/article/details/98312056转载 2020-09-08 20:38:02 · 846 阅读 · 0 评论 -
Verdi使用简介
转载Verdi使用说明转载 2020-09-05 09:29:02 · 648 阅读 · 0 评论 -
Verilog环境相关
// 启动、编译verilog文件,filelist指定文件列表ncvlog -f filelist//仿真 tb; tb为bench中的顶层(tb_top)模块名; -access 指定权限ncelab tb -access wrc// sim, dump fsdb etc…ncsim tbverdi -gui -ssf **.fsdb -f filelist &...原创 2020-09-05 09:19:21 · 1073 阅读 · 0 评论