- 博客(2)
- 收藏
- 关注
RSS订阅转载 System Verilog Assertion for debug
RTL代码结构 `ifdef SVA module m_sva(input wire signal); property p1; expression; endproperty a: assert property(p1); endmdule bind m m_sva m_sva_i...
2015-12-15 20:14:00
117
转载 python开发环境配置
python开发环境配置 这里默认了python已经安装完毕，可以正常运行程序，选择的python版本为3.3.x。本文比较了几种程序编写与运行环境，包括python自带的IDLE，文本编辑器调用python程序，以及一些IDE环境。 认为一个好的开发环境应该具有如下特点： 语法高亮显示 良...
2014-09-21 13:39:00
69
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人