- 博客(5)
- 收藏
- 关注
RSS订阅原创 PCIE的发展历程
2021年，PCIE 6.0规范发布，每通道数据传输速率从PCIE 5.0的32 GT/s翻番至64 GT/s，PCIE 6.0*16通道的带宽高达256 GB/s。由于PCI-X存在较大局限，Intel于2001年提出第三代I/O总线技术——3GIO，之后更名为PCI Express。PCIe相对于PCI来说是革命性的，因为它引入了大量新技术，同时在软件上对PCI兼容较好，因此被迅速发展起来。随着PCI速率的瓶颈凸显，PCI技术应用在服务器和工作站中，形成了PCI-X新总线标准。
2023-12-21 13:15:47
364
1
原创 总线的发展历程
例如，IBM开发的ISA总线成为个人计算机的主要标准总线，而VME总线则被广泛用于工作站和工业控制系统。此外，还出现了更快的总线标准，如PCI（Peripheral Component Interconnect）和AGP（Accelerated Graphics Port），用于支持高性能图形处理和外部设备连接。：随着计算机网络的发展和需要更高的数据传输速率，串行总线逐渐流行起来。随着计算机系统规模的扩大和数据处理需求的增加，出现了更高速的总线技术，如PCI Express（PCIe）和USB3.0。
2023-12-21 13:11:59
432
1
原创 RAID：从RAID0~RAID 6
RAID（Redundant Array of Independent Disks,独立磁盘冗余阵列）是一种技术，可以将多个磁盘驱动器合作为一个逻辑单元,是一种通过磁盘阵列与数据条块化方法相结合，以提高数据可用率的一种结构它提供了各种冗余级别，提高了性能和数据可用性。它可分为RAID级别1到RAID级别6，通常称为：RAID 0、RAID 1、RAID 2、RAID 3、RAID 4、RAID 5、RAID 6。RAID 0，也称为条带化，通过将数据分布在多个驱动器上，提供了更好的性能。
2023-12-21 13:09:47
401
原创 海明码
错误位的位置与校验位的位置相对应，所以第1个校验位对应的错误位是第1位，第2个校验位对应的错误位是第2位，第3个校验位对应的错误位是第4位。计算校验位的数量，可以通过公式 2^r >= m + r + 1 来确定，其中 r 是校验位的数量，m 是数据位的数量。通过海明码的纠错过程，我们能够检测到错误，并成功纠正了第一和第四位的错误，得到了正确的数据位 0101。检测错误：对接收到的编码块进行校验位的异或运算，如果得到非零的结果，则表示存在错误。第1个校验位：1 xor 1 xor 0 xor 1 = 1。
2023-10-18 19:55:02
28
1
原创 奇偶校验码
例如，将1位二进制数x从部件A传送到部件B,可能由于传送信道中的噪声干扰而受到破坏，以至于在接收部件B收到的是非x而不是x。为了防止这种错误，可将信号采用专门的逻辑电路进行编码以俭测错误，甚至校正错误)通常的方法是，在每个字上添加一些校验位，用来确定字中出现错误的位置。如果是奇数个1，则判定数据正常，去掉填充符（00110 ）奇：当a中含有奇数个1时，才能使非C=1，即C=0。偶：当a中含有偶数个1时，才能使非C=1，即C=0。如果是偶数个，就填充1（10110 ），发送数据。⊕：相同为0，相异为1。
2023-10-18 19:51:43
55
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人