第六节：CPU读缓存，写缓存在不同级别的存储器的规律

本文涉及到的一些术语请参考DSP系列的其他小节。

     

       C64+ DSP的缓存控制器分为 L1P Controler，L1D Controler，L2 Controler，External
Memory Controler（EMC）。L1P 控制器有具备一个寄存器接口，允许用户配置部分或者全部的L1P
RAM 作为一般的RAM 或者作为缓存，同样：L1D 控制器也具有一个寄存器接口，允许用户去配置部分L1D RAM 作为数
据RAM 或者作为缓存，可以配置缓存大小为0K,4K,8K,16K,32K。L2也是一样，因此在L1P,L1D，L2中都有两个区域，

一个是区域0，另一个是区域1.区域0一般作为存储器使用，区域1则作为缓存。知道了这一点，则有利于理解第四节中的存储器体系的关系。

 

 L1P:L1P的特点是，Direct-Mapped Caches和 Read Allocate，即直接映射和读分配。cpu访问时间：1周期。

直接影射型意味着地址和cache之间有显式的对应关系，而读分配则意味着，只有read miss时才会从下一级存储器读取数据来更新缓存。

请看下图：

图1:L1P缓存结构图

 

 

图2：L1P 缓存控制器

因为