cjxaaa的博客

原创 Verilog 顺序块、并行块，阻塞过程赋值、非阻塞过程赋值的区别

上图的程序执行过程为：仿真开始时，仿真器读取第一条语句的右值并保存，然后继续往下执行读取第二条语句的右值，保存后继续向下执行第三条语句，与上两条语句不同的是，第三条语句读取后不会向下继续执行，而是要延迟10ns将右值赋值给左值后才继续执行第四条语句，要注意的是，第一和第二条语句的右值会在第5ns时将右值赋值给左值，第四条语句先读取右值，延迟20ns后赋值给左值，此时仿真器运行到第30ns。可以看到并行块中的语句在仿真开始时同时执行，每条语句的赋值时间仅取决于当前语句的延迟。