- 博客(2)
- 收藏
- 关注
RSS订阅转载 verilog中assign和always的区别
verilog描述组合逻辑一般常用的有两种形式：assign赋值语句和always@(*)语句。两者之间的差别
2023-04-15 13:45:55
208
1
原创 torch.mul()，torch.mm()，torch.dot()，torch.mv()
原文链接：https://blog.csdn.net/qq_41845478/article/details/107490718。torch.dot()类似于mul()，它是向量(即只能是一维的张量)的对应位相乘再求和，返回一个tensor数值。torch.mm()是矩阵正常的矩阵相乘，（a, b）* ( b, c ) = ( a, c )torch.mul()是矩阵的点乘，即对应的位相乘，要求shape一样, 返回的还是个矩阵。torch.mv()是矩阵和向量相乘，类似于torch.mm()
2023-03-25 20:04:37
218
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人