ckkck-CSDN博客

原创 fpga-以太网通信实验学习日记2-通讯时序需要注意的地方

通过抓波形发现,上位机发给FPGA数据时发现:1:上位机按照每byte分为高4bit和低4bit,比如8’hf0,则FPGA接收到的数据为0 f,是反过来的.更具体的例子是:上位机发送f0 f0 00 fa,则fpga接收到的为0f 0f 00 af又由于要比较ip(4byte)与mac地址(5byte),则对于收到的数据要进行一定的排序我选择了reg [7:0] rxd_temp_8对每byte进行调换位置,reg[31:0] rxd_temp_32对已经调换过位置的byte按f0 f0 00 af

2020-08-03 02:09:05 1007

原创 fpga-以太网通信实验学习日记1-以太网通讯规则以及MAC与PHY之间的通讯

一下内容基本摘自正点原子所给的教程使用以太网进行通讯,首先要了解以太网通讯的规则在不同设备间进行通讯时,需要按照上面图片的规则发送数据,我以及将其整理为思维导图,发图片出来估计也是看不清的,附上文件链接链接：https://pan.baidu.com/s/1rurFMoBO9W0OdA4vO2W-Cg提取码：rb27不方便下载的同学可以看下面的文字哈前导码7byte 前导码（ Preamble）：为了实现底层数据的正确阐述，物理层使用7个字节同步码（ 0和1 交替（ 55-55-55-

2020-08-01 20:48:08 2074 1

原创 FPGA学习日记 2020.7.30 SD卡1

对于SD卡初始化,每个命令之后的等待时间均为8个时钟周期,因此可以不检测MISO的信号变化,在计数器到达8’d8-1时就可开始接收MISO初始化时候,不同命令之间,CS可以不拉高,而是一直保持低电平,除非回到idle状态或者结束了初始化对于初始化我无条件的选择了使用状态机来控制不同命令的发送与响应的接收,在写数据模块的时候,也是选用了状态机,每个状态都使用了独立的计数器进行控制,快写完时在想对于这么简单的状态转换为什么要使用状态机呢,使用一个计数器在到达不同时刻进行不同的操作不就可以了,甚至想删了重新写

2020-07-30 22:53:41 194

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人