cnp520tyty的博客

原创 FPGA中锁存器本质总结

FPGA中锁存器本质总结 1.时序逻辑不会出现锁存器，组合逻辑在特定情况下会综合出锁存器。 or 沿敏感的语句只会综合出触发器，电平敏感的语句在覆盖不全时会出现锁存器。 2.特定情况：在组合逻辑中，在电平敏感的语句中，出现存储功能就会出现锁存器。 典型的if…else…或case…default…语句不完整，也就是出现了信号保持（出现存储功能） （1） always @() begin if(d) a = b; end （2） always @()begin if(d) a = b; else a = a